A.状态端口和控制端口可以合用同一个寄存器 B.I/O接口中CPU可访问的寄存器称为I/O端口 C.采用独立编址方式时,I/O端口地址和主存地址可能相同 D.采用统一编址方式时,CPU不能用访存指令访问I/O端口
A.仅Ⅰ、Ⅱ B.仅Ⅰ、Ⅲ C.仅Ⅰ、Ⅲ和Ⅳ D.仅Ⅰ、Ⅲ和Ⅳ
A.9ms B.9.4ms C.12ms D.12.4ms
A.中断I/O方式请求的是CPU处理时间,DMA方式请求的是总线使用权 B.中断响应发生在一条指令执行结束后,DMA响应发生在一个总线事务完成后 C.中断I/O方式下数据传送通过软件完成,DMA方式下数据传送由硬件完成 D.中断I/O方式适用于所有外部设备,DMA方式仅适用于快速外部设备
A.8.4秒 B.11.7秒 C.14秒 D.16.8秒
A.x+y B.-x+y C.x-y D.-x-y
A.x<y且符号相同 B.x<y且符号不同 C.x>y且符号相同 D.x>y且符号不同
A.19B.22C.30D.36
A.降低Cache的缺失损失 B.提高Cache的命中率 C.降低CPU平均访存时间 D.减少指令流水线资源冲突
A.-32768~+32767 B.-32767~+32768 C.-65536~+65535 D.-65535~+65536
A.5 B.6 C.8 D.9
A.132MB/s B.264MB/s C.528MB/s D.1056MB/s
A.并行传输 B.串行传输 C.突发传输 D.同步传输
A.12.5% B.25% C.37.5% D.50%
A.仅Ⅰ B.仅Ⅰ、Ⅱ C.仅Ⅰ、Ⅲ D.Ⅰ、Ⅱ、Ⅲ
A.-126 B.-125 C.-32 D.-3
A.仅Ⅱ、Ⅲ B.仅Ⅰ、Ⅱ、Ⅳ C.仅Ⅰ、Ⅲ、Ⅳ D.Ⅰ、Ⅱ、Ⅲ、Ⅳ
A.146K B.147K C.148K D.158K
A.0 B.1 C.2 D.3
A.SRAM B.SDRAM C.ROM D.FLASH
A.8004和8008 B.8002和8007 C.8001和8008 D.8000和8004
A.异步通信方式中,全互锁协议的速度最慢 B.异步通信方式中,非互锁协议的可靠性最差 C.同步通信方式中,同步时钟信号可由各设备提供 D.半同步通信方式中,握手信号的采样由同步时钟控制
A.8.1ms B.12.2ms C.16.3ms D.20.5ms
A.打印字符 B.主存地址 C.设备状态 D.控制命令
A.内部异常的产生与当前执行指令相关 B.内部异常的检测由CPU内部逻辑实现 C.内部异常的响应发生在指令执行过程中 D.内部异常处理后返回到发生异常的指令继续执行