Cache的地址映射中______比较多的采用“按内容寻址”的相联存储器来实...

单项选择题

主存储器主要性能指标有______。 Ⅰ．存储周期 Ⅱ．存储容量 Ⅲ．存取时间 Ⅳ．存储器带宽

A.Ⅰ、Ⅱ
B.Ⅰ、Ⅱ、Ⅳ
C.Ⅰ、Ⅲ、Ⅳ
D.全部都是

单项选择题

Cache的地址映射中______比较多的采用“按内容寻址”的相联存储器来实现。

A.直接映射
B.全相联映射
C.组相联映射
D.段相联映射

单项选择题

某32位微型机地址码为32位，若使用32K×8位的RAM芯片进行字扩展成存储器，则该机所允许的最大主存容量是（）。

A.32KB
B.16MB
C.512MB
D.4GB

单项选择题

下列关于ROM和RAM的说法中，错误的是______。 Ⅰ．CD-ROM是ROM的一种，因此只能写入一次 Ⅱ．Flash快闪存储器属于随机存取存储器，具有随机存取的功能 Ⅲ．RAM的读出方式是破坏性读出，因此读后需要再生 Ⅳ．SRAM读后不需要刷新，而DRAM读后需要刷新

A.Ⅰ、Ⅱ
B.Ⅰ、Ⅲ、Ⅳ
C.Ⅱ、Ⅲ
D.Ⅰ、Ⅱ、Ⅲ

单项选择题

多体交叉存储器主要解决的问题是______。

A.扩充主存储器的容量
B.提高主存储器的数据传输率
C.减少主存储器芯片数量
D.简化线路结构

单项选择题

已知单个存储体的存取周期为T，CPU连续从四体高位交叉存储器中取出N个字需要时间为______。

A.4T
B.(N-1)T
C.NT
D.[N/4]T

单项选择题

下列说法中，正确的是______。

A.外设的访存请求优先级一般高于CPU的访存请求优先级
B.外设的访存请求优先级一般低于CPU的访存请求优先级
C.外设的访存请求优先级与CPU的访存请求优先级相同
D.无法判定外设的访存请求优先级与CPU的访存请求优先级高低

单项选择题

一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正确的是______。

A.主存存放正在CPU中运行的程序，速度较快，容量较大
B.Cache存放当前所有访问频繁的数据，特点是速度最快，容量较小
C.外存存放需联机保存但暂不执行的程序和数据，容量很大且速度很慢
D.外存存放需联机保存但暂不执行的程序和数据，容量很大且速度很快

单项选择题

假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是______。

A.5%
B.9.5%
C.50%
D.95%

单项选择题

以下类型的存储器中速度最快的是______。

A.DRAM
B.ROM
C.EPROM
D.SRAM

单项选择题

某1K×8位(1K×8矩阵)的半导体存储芯片内部译码驱动方式采用“线选法”，需要______根选择线才能选择存储芯片内的任一存储单元。

A.10
B.32
C.64
D.1024

单项选择题

下列关于存储器的说法中，正确的有______。 Ⅰ．多体交叉存储器是按低地址作为区分存储器的标记的 Ⅱ．存储系统中主要通过并行主存储器和设置Cache来提高速度 Ⅲ．LRU替换算法的平均命中率要高于FIFO替换算法的平均命中率 Ⅳ．页式管理的虚拟存储器，按地址访问的页表称为“快表”

A.Ⅰ、Ⅱ
B.Ⅰ、Ⅲ、Ⅳ
C.Ⅱ
D.Ⅱ、Ⅲ

单项选择题

下列说法中，错误的是______。

A.EEPROM可电擦，即只需要在特定引脚上加上规定的电压即可擦除
B.EEPROM改写时，首先要擦除所有信息，然后重新写入
C.EEPROM的写入周期需要几毫秒，远远大于SRAM、DRAM的写入周期
D.以上说法都不对

单项选择题

下列关于PROM与掩模ROM的说法中，错误的是______。

A.掩模ROM制成后不可改写
B.PROM制成后可编写一次，编程之后不可再改写
C.PROM制成后可多次改写
D.以上说法都不对

单项选择题

ROM和RAM的主要区别是______。

A.断电后，ROM内的信息会丢失，RAM则可长期保存信息不丢失
B.断电后，RAM内的信息会丢失，ROM则可长期保存信息不丢失
C.ROM是辅助存储器，RAM是主存储器
D.ROM是主存储器，RAM是辅助存储器

单项选择题

下列关于主存的描述中，正确的是______。

A.CPU访存时间由主存容量决定
B.ROM和RAM在主存中是单独编址的
C.ROM中任一单元可随机访问
D.DRAM中是破坏性读出，因此需要读后重写

单项选择题

下列关于虚存的说法中，错误的是______。

A.虚存的目的是为了给每个用户提供独立的、比较大的编程空间
B.虚存中每次访问一个虚地址，至少都要两次访存
C.虚存系统中，有时每个用户的编程空间小于实存分配给用户的内存空间
D.以上说法都不对

单项选择题

下列因素中，与Cache的命中率无关的是______。

A.Cache块的大小
B.Cache的容量
C.主存的存取时间
D.Cache的块数

单项选择题

下列说法中，正确的是______。

A.Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分
B.主存储器只由易失性的随机读/写存储器构成
C.单体多字存储器主要解决访存速度的问题
D.以上都不正确

单项选择题

在程序的执行过程中，Cache与主存的地址映射是由______。

A.操作系统来管理的
B.程序员调度的
C.由硬件自动完成的
D.由存储管理硬件和存储管理软件共同完成的

单项选择题

静态RAM的特点是______。

A.工作时存储内容不变
B.断电后存储内容不变
C.不需电源提供电流
D.不需刷新

单项选择题

某SRAM芯片，其存储容量为512×8位，该芯片的地址和数据引脚的数目分别为（）。

A.512、8
B.512、3
C.9、8
D.9、3

单项选择题

下面是有关DRAM和SRAM存储器芯片的叙述，通常情况下错误的是______。 Ⅰ．DRAM芯片的集成度比SRAM高 Ⅱ．DRAM芯片的成本比SRAM高 Ⅲ．DRAM芯片的速度比SRAM高 Ⅳ．DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新

A.Ⅰ、Ⅱ
B.Ⅱ、Ⅲ
C.Ⅲ、Ⅳ
D.Ⅰ、Ⅳ

单项选择题

下面有关半导体存储器组织的叙述中，错误的是______。

A.存储器的核心部分是存储体，由若干存储单元构成
B.存储单元由若干存放0或1的存储元件构成
C.一个存储单元有一个编号，就是存储单元的地址
D.同一个存储器中，每个存储单元的宽度可以不同

单项选择题

CD-ROM(光盘只读存储器)，一种能够存储大量数据的外部存储媒体，一张压缩光盘的直径大约是4.5in(1in=2.54cm)，1/8(1in=2.54cm)厚，能容纳约660兆字节的数据。CD-ROM的光道是______。

A.位记录密度不同的同心圆
B.位记录密度相同的同心圆
C.位记录密度不同的螺旋线
D.位记录密度相同的螺旋线

单项选择题

假定主存地址空间大小为256MB，按字节编址，每次读写操作最多一次存取4B。不考虑其他因素，则存储器地址寄存器MAR和存储器数据寄存器MDR的位数至少应分别为______。

A.30、4
B.30、32
C.28、4
D.28、32

单项选择题

下列有关系统主存储器的叙述中，错误的是______。 Ⅰ．RAM是可读可写存储器，ROM是只读存储器 Ⅱ．ROM和RAM都采用随机访问方式进行读写 Ⅲ．系统的主存由RAM和ROM组成 Ⅳ．系统的主存都是用DRAM实现的

A.Ⅰ、Ⅳ
B.Ⅱ、Ⅲ
C.Ⅱ、Ⅳ
D.Ⅳ

单项选择题

假定用若干16K×8位的存储器芯片组成一个64K×8位的存储器，芯片各单元交叉编址，则地址BFFF所在芯片的最小地址为（）。

A.0000H
B.0001H
C.0002H
D.0003H

单项选择题

存储容量为16K×8位的DRAM芯片，其地址引脚和数据引脚数各是（）。

A.16、1
B.16、8
C.14、8
D.14、1

单项选择题

多模块存储器能够被快速访问的原因是______。

A.采用高速元器件
B.各模块有独立的读写电路
C.采用了信息预读技术
D.模块内各单元地址不连续

单项选择题

在存储器分层体系结构中，下列说法正确的是______。 Ⅰ．存储器速度从最快到最慢的顺序为：寄存器—主存—Cache—辅存 Ⅱ．存储器速度从最快到最慢的顺序为：寄存器—Cache—主存—辅存 Ⅲ．存储器速度越快的容量越小 Ⅳ．局部性好的程序倾向于从存储器层次结构中较高层次处访问数据项

A.Ⅰ、Ⅲ、Ⅳ
B.Ⅱ、Ⅲ、Ⅳ
C.Ⅰ、Ⅲ
D.Ⅱ、Ⅳ

单项选择题

在主存和CPU之间增加Cache的目的是______。

A.增加系统的存储量
B.提高内存可靠性
C.加快信息访问速度
D.增加内存容量，同时加快访问速度

单项选择题

下列情况中，能很好地发挥Cache的作用是______。

A.程序中不含有过多的I/O操作
B.程序的大小不超过实际的内存容量
C.程序具有较好的访问局部性
D.程序的指令间相关度不高

单项选择题

假设主存按字节编址，Cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都从0开始。现已知主存第3000号单元现在Cache中，那么其所在Cache的行号为______。

A.13
B.26
C.29
D.58

单项选择题

假定采用单体存储器组织方式，CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需要8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和Cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则Cache的一次缺失的时间开销至少为______个时钟周期。

A.64
B.72
C.80
D.160

单项选择题

下列命中组合情况中，一次访存过程中不可能发生的是______。

A.TLB命中、Cache命中、Page(页表)命中
B.TLB未命中、Cache命中、Page(页表)命中
C.TLB未命中、Cache未命中、Page(页表)命中
D.TLB未命中、Cache命中、Page(页表)未命中

单项选择题

某计算机主存地址16位，每个存储单元有8位，即按字节编址。如果用1K×4位的RAM芯片构成该计算机的最大主存空间，片选逻辑的输入需要（）位地址。

A.4
B.6
C.8
D.16

单项选择题

在1K×8位的存储器芯片中，采用双译码方式，译码器的输出信号总数有______条。

A.1024
B.64
C.32
D.10

单项选择题

一个16K×1位(内部采用128×128存储器阵列)的DRAM芯片，若采用集中式刷新方式，且刷新周期为2ms，那么对DRAM芯片所有存储单元刷新一遍需要______个存储周期。

A.128
B.256
C.1024
D.16384

单项选择题

在高位交叉编址的多体存储器中，主存地址的______用于选择存储器。

A.低位
B.中位
C.高位
D.不一定

单项选择题

平时开机首先启动的BIOS程序存储在______。

A.SRAM
B.内存条中
C.ROM
D.硬盘中

单项选择题

某点阵式打印机采用7×9点阵打印字符，每行可打印132个字符，共有96种可打印字符，用奇偶校验位的ASII码表示，那么字符发生器ROM的容量至少为______。

A.96bit
B.6048bit
C.8316bit
D.798336bit

单项选择题

CPU对主存进行读和写操作时，都要给出的信息有______。 Ⅰ．存储器地址 Ⅱ．读/写控制信号 Ⅲ．需要写入的数据信息

A.Ⅰ
B.Ⅰ、Ⅱ
C.Ⅱ、Ⅲ
D.Ⅰ、Ⅱ、Ⅲ

单项选择题

CPU和主存的连接如下图所示，左起第二块SRAM的地址空间为______。

CPU和主存的连接

A.2000～3FFF
B.3000～3FFF
C.4000～4FFF
D.4000～5FFF

单项选择题

设有一个1MB容量的存储器，字长为32位，按字节编址，那么地址寄存器和数据寄存器分别为______位。

A.18、8
B.18、32
C.20、8
D.20、32

单项选择题

需要一个16M×8位的存储器，现有存储芯片为1M×8位，那么主存储器的地址中用于选择存储芯片的位数为______。

A.4
B.16
C.20
D.24

单项选择题

微程序设计技术中，存放微程序的控制存储器可采用______。

A.RAM
B.内存条
C.Cache
D.ROM

单项选择题

某主存储器容量为256K×8位，由32K×8位芯片组成，设其中一芯片在片选地址为110时获得片选信号。该芯片占用的地址空间为______。

A.30000～3FFFF
B.80000～8FFFF
C.30000～37FFF
D.80000～8FFFF

单项选择题

Cache和主存之间的映射方式中，采用全相联映射方式要比采用直接映射方式好，其最大的优点是______。

A.映像方式简单
B.地址转换速度快
C.冲突概率低
D.所需硬件简单

单项选择题

某计算机的Cache和主存的映射方式采用组相联映射方式，且采取分页管理存储方式，页面大小为128B，Cache容量为64页，按4页分组，主容量为4096页，那么主存地址的位数为______。[按字节寻址]

A.12
B.18
C.19
D.20

单项选择题

有一个主存—Cache层次的存储器，主存容量为1MB，Cache容量为64KB，每块8KB，采用直接映射方式，若主存地址为25301H，那么它映射到Cache的块号为______。[块号从0开始，按字节编址]

A.1
B.2
C.3
D.4

单项选择题

下列关于Cache的叙述中，错误的有______。 Ⅰ．Cache与主存是统一编址的，即主存空间的某一部分属于Cache Ⅱ．实现主存和Cache之间的地址映射的机构必须完全由硬件实现 Ⅲ．在三级存储体系结构中，主存与Cache直接的信息调度过程，对操作系统是透明的。 Ⅳ．在三级存储体系结构中，只有Cache能与CPU交换数据

A.Ⅰ、Ⅲ
B.Ⅰ、Ⅳ
C.Ⅱ、Ⅲ
D.Ⅱ、Ⅳ

单项选择题

有一个主存—Cache层次的存储器，Cache的存储周期为15ns，主存的存储周期为150ns。已知在一段时间内，CPU访问Cache5000次，访问主存100次，那么Cache与主存的系统效率为______。

A.75%
B.83.3%
C.98%
D.100%

单项选择题

虚拟存储管理系统的基础是程序访问的局部性原理，此理论的基本含义是______。

A.在程序的执行过程中，程序对主存的访问是不均匀的
B.空间局部性
C.时间局部性
D.代码的顺序执行

Cache的地址映射中______比较多的采用“按内容寻址”的相联存储器来实现。

你可能感兴趣的试题

主存储器主要性能指标有______。 Ⅰ．存储周期 Ⅱ．存储容量 Ⅲ．存取时间 Ⅳ．存储器带宽

Cache的地址映射中______比较多的采用“按内容寻址”的相联存储器来实现。

某32位微型机地址码为32位，若使用32K×8位的RAM芯片进行字扩展成存储器，则该机所允许的最大主存容量是（）。

假设相联存储器有M个单元，那么相联存储器查找1次，平均需要______次操作。

下面存储器中，已经被淘汰的是______。

下列说法中，错误的是______。

主存储器速度的表示中，存取时间(Ta)和存取周期(Tc)的关系表述正确的是______。

下列关于存储系统的说法中，正确的是______。

一主机的Cache容量是256块，采用全相联映射方式，主存中的第i块将会映射到Cache的第______块。

多体交叉存储器主要解决的问题是______。

已知单个存储体的存取周期为T，CPU连续从四体高位交叉存储器中取出N个字需要时间为______。

下列说法中，正确的是______。

一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正确的是______。

假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是______。

以下类型的存储器中速度最快的是______。

某1K×8位(1K×8矩阵)的半导体存储芯片内部译码驱动方式采用“线选法”，需要______根选择线才能选择存储芯片内的任一存储单元。

下列说法中，错误的是______。

下列关于PROM与掩模ROM的说法中，错误的是______。

ROM和RAM的主要区别是______。

下列关于主存的描述中，正确的是______。

下列关于虚存的说法中，错误的是______。

下列因素中，与Cache的命中率无关的是______。

下列说法中，正确的是______。

在程序的执行过程中，Cache与主存的地址映射是由______。

静态RAM的特点是______。

某SRAM芯片，其存储容量为512×8位，该芯片的地址和数据引脚的数目分别为（）。

下面是有关DRAM和SRAM存储器芯片的叙述，通常情况下错误的是______。 Ⅰ．DRAM芯片的集成度比SRAM高 Ⅱ．DRAM芯片的成本比SRAM高 Ⅲ．DRAM芯片的速度比SRAM高 Ⅳ．DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新

下面有关半导体存储器组织的叙述中，错误的是______。

CD-ROM(光盘只读存储器)，一种能够存储大量数据的外部存储媒体，一张压缩光盘的直径大约是4.5in(1in=2.54cm)，1/8(1in=2.54cm)厚，能容纳约660兆字节的数据。CD-ROM的光道是______。

假定主存地址空间大小为256MB，按字节编址，每次读写操作最多一次存取4B。不考虑其他因素，则存储器地址寄存器MAR和存储器数据寄存器MDR的位数至少应分别为______。

下列有关系统主存储器的叙述中，错误的是______。 Ⅰ．RAM是可读可写存储器，ROM是只读存储器 Ⅱ．ROM和RAM都采用随机访问方式进行读写 Ⅲ．系统的主存由RAM和ROM组成 Ⅳ．系统的主存都是用DRAM实现的

假定用若干16K×8位的存储器芯片组成一个64K×8位的存储器，芯片各单元交叉编址，则地址BFFF所在芯片的最小地址为（）。

存储容量为16K×8位的DRAM芯片，其地址引脚和数据引脚数各是（）。

多模块存储器能够被快速访问的原因是______。

在主存和CPU之间增加Cache的目的是______。

下列情况中，能很好地发挥Cache的作用是______。

假设主存按字节编址，Cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都从0开始。现已知主存第3000号单元现在Cache中，那么其所在Cache的行号为______。

下列命中组合情况中，一次访存过程中不可能发生的是______。

某计算机主存地址16位，每个存储单元有8位，即按字节编址。如果用1K×4位的RAM芯片构成该计算机的最大主存空间，片选逻辑的输入需要（）位地址。

在1K×8位的存储器芯片中，采用双译码方式，译码器的输出信号总数有______条。

一个16K×1位(内部采用128×128存储器阵列)的DRAM芯片，若采用集中式刷新方式，且刷新周期为2ms，那么对DRAM芯片所有存储单元刷新一遍需要______个存储周期。

在高位交叉编址的多体存储器中，主存地址的______用于选择存储器。

平时开机首先启动的BIOS程序存储在______。

某点阵式打印机采用7×9点阵打印字符，每行可打印132个字符，共有96种可打印字符，用奇偶校验位的ASII码表示，那么字符发生器ROM的容量至少为______。

CPU对主存进行读和写操作时，都要给出的信息有______。 Ⅰ．存储器地址 Ⅱ．读/写控制信号 Ⅲ．需要写入的数据信息

CPU和主存的连接如下图所示，左起第二块SRAM的地址空间为______。 CPU和主存的连接

设有一个1MB容量的存储器，字长为32位，按字节编址，那么地址寄存器和数据寄存器分别为______位。

需要一个16M×8位的存储器，现有存储芯片为1M×8位，那么主存储器的地址中用于选择存储芯片的位数为______。

微程序设计技术中，存放微程序的控制存储器可采用______。

某主存储器容量为256K×8位，由32K×8位芯片组成，设其中一芯片在片选地址为110时获得片选信号。该芯片占用的地址空间为______。

Cache和主存之间的映射方式中，采用全相联映射方式要比采用直接映射方式好，其最大的优点是______。

某计算机的Cache和主存的映射方式采用组相联映射方式，且采取分页管理存储方式，页面大小为128B，Cache容量为64页，按4页分组，主容量为4096页，那么主存地址的位数为______。[按字节寻址]

有一个主存—Cache层次的存储器，主存容量为1MB，Cache容量为64KB，每块8KB，采用直接映射方式，若主存地址为25301H，那么它映射到Cache的块号为______。[块号从0开始，按字节编址]

有一个主存—Cache层次的存储器，Cache的存储周期为15ns，主存的存储周期为150ns。已知在一段时间内，CPU访问Cache5000次，访问主存100次，那么Cache与主存的系统效率为______。

虚拟存储管理系统的基础是程序访问的局部性原理，此理论的基本含义是______。

CPU和主存的连接如下图所示，左起第二块SRAM的地址空间为______。

CPU和主存的连接