问答题
某Cache采用全相联映射,且此Cache有16块,每块8个字,主存容量为216个字(按字寻址),Cache开始为空。Cache存取时间为40ns;主存与Cache间传送8个字需要1μs。
某机器中,配有一个ROM芯片,地址空间为0000H~3FFFH。现在再用若干个16K×8位的RAM芯片构成一个32K×8位的RAM区域,使其地址空间为8000H~FFFFH。假设此RAM芯片有CS和WE信号控制端。CPU地址总线为A15~A0,数据总线为D7~D0,控制信号为RD(读)、WR(写)、MREQ(存储器请求信号),当且仅当MREQ和RD(或WR)同时有效时,CPU才能对存储器进行读(或写),试画出此CPU与上述ROM芯片、RAM芯片的连接图。