设存储器容量为32字，字长为64位。模块数m=4，采用低位交叉方式。存储周期...

单项选择题

下面是有关DRAM和SRAM存储器芯片的叙述： Ⅰ．DRAM芯片的集成度比SRAM高 Ⅱ．DRAM芯片的成本比SRAM高 Ⅲ．DRAM芯片的速度比SRAM快 Ⅳ．DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新通常情况下，错误的是______。

A.Ⅰ和Ⅱ
B.Ⅱ和Ⅲ
C.Ⅲ和Ⅳ
D.Ⅰ和Ⅳ

单项选择题

下列关于DRAM刷新的说法中，错误的是______。

A.刷新操作按行进行，一次刷新一行中的全部存储单元
B.刷新所需的行地址由DRAM内部的刷新计数器(行地址生成器)给出
C.集中刷新的“死时间”要大于异步刷新的“死时间”
D.分散刷新方式同样存在“死时间”

单项选择题

下列关于Cache的说法中，正确的是（）。

A.采用直接映像时，Cache无需考虑替换问题
B.如果选用最优替换算法，则Cache的命中率可以达到100%
C.Cache本身的速度越快，则Cache存储器的等效访问速度就越快
D.Cache的容量与主存的容量差别越大越好

单项选择题

“小端次序”的机器上，四字节数据12345678H按字节地址由小到大依次存在为______。

A.12345678H
B.56781234H
C.34127856H
D.78563412H

单项选择题

某存储系统中，主存容量是Cache容量的1024倍，Cache被分为8个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为______。(假设不考虑一致维护位。)

A.6×1025bits
B.8×10bits
C.6×1024bits
D.8×11bits

单项选择题

为了提高访问主存中信息的速度，要求“信息按整数边界存储(对齐方式存储)”，其含义是______。

A.信息的字节长度必须是整数
B.信息单元的存储地址是其字节长度的整数倍
C.信息单元的字节长度必须是整数
D.信息单元的存储地址必须是整数

单项选择题

下面说法中正确的是______。

A.有了稳定的地址和写入的数据，再有了片选信号才能给出写命令，以便保证无误的写操作
B.有了稳定的地址与片选信号才可以读
C.信号应有一定的持续时间，以保证读写操作得以正常完成
D.以上说法都正确

单项选择题

虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是______。

A.快表与慢表都存储在主存中，但快表比慢表容量小
B.快表采用了优化的搜索算法，因此查找速度快
C.快表比慢表的命中率高，因此快表可以得到更多的搜索结果
D.快表采用高速存储器件组成，按照查找内容访问，因此比慢表查找速度快

单项选择题

已知Cache命中率H=0.98，主存比Cache慢4倍，已知主存的存取周期为200ns，Cache/主存的效率是______。

A.0.92
B.0.94
C.0.96
D.0.98

单项选择题

CPU执行一段程序时，Cache完成存取的次数为3800次，主存完成存取的次数为200次，已知Cache存取周期为50ns，主存为250ns，那么Cache/主存系统的效率为______。

A.86.3%
B.87.2%
C.83.3%
D.85.5%

单项选择题

已知Cache命中率H=0.98，主存比Cache慢4倍，已知主存的存取周期为200ns，平均访问时间是______。

A.125ns
B.75ns
C.55ns
D.53ns

单项选择题

下列关于Cache和虚拟存储器的叙述中，正确的是______。

A.当Cache没有命中时，会引起处理器切换进程，以更新Cache中的内容
B.当虚拟存储器失效(如缺页)时，处理器将会切换进程，以更新主存中的内容
C.Cache和虚拟存储器由硬件和操作系统共同实现，对应用程序员均是透明的
D.虚拟存储器的容量等于主存和辅存的容量之和

单项选择题

影响高速缓存命中率的因素有______。 Ⅰ．每次与内存交换信息的单位量 Ⅱ．Cache的容量 Ⅲ．Cache结构 Ⅳ．不同映像方式 Ⅴ．主存的大小

A.Ⅰ、Ⅱ、Ⅲ、Ⅳ
B.Ⅰ、Ⅱ和Ⅲ
C.Ⅰ、Ⅲ和Ⅳ
D.只有Ⅰ

单项选择题

设某按字节编址的计算机已配有00000H～07FFFH的ROM区，地址线为20位，现再用16K×8位的RAM芯片构成剩下的RAM区08000H～FFFFFH，则需要这样的RAM芯片______片。

A.61
B.62
C.63
D.64

单项选择题

下列关于相联存储器的说法中，错误的是______。

A.相联存储器指的是按内容访问的存储器
B.在实现技术相同的情况下，容量较小的相联存储器速度较快
C.相联存储器结构简单，价格便宜
D.在存储单元数目不变的情况下，存储字长变长，相联存储器的访问速度下降

单项选择题

下列关于DRAM和SRAM的说法中，错误的是______。 Ⅰ．SRAM不是易失性存储器，而DRAM是易失性存储器 Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快 Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高

A.Ⅱ、Ⅲ和Ⅳ
B.Ⅰ、Ⅲ和Ⅳ
C.Ⅰ、Ⅱ和Ⅲ
D.Ⅰ、Ⅱ、Ⅲ和Ⅳ

单项选择题

某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为______。

A.11位
B.13位
C.18位
D.20位

单项选择题

在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns。如果希望有效(平均)存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为______。

A.90%
B.98%
C.95%
D.99%

单项选择题

下列关于Cache写策略的论述中，错误的是______。

A.全写法(写直达法)充分保证Cache与主存的一致性
B.采用全写法时，不需要为Cache行设置“脏位/修改位”
C.写回法(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量)
D.多处理器系统通常采用写回法

单项选择题

某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次；则(1)、(2)所花时间之比为______。

A.1:1
B.2:1
C.4:3
D.3:4

单项选择题

假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FOH所在芯片的最大地址是______。

A.0000H
B.4FFFH
C.5FFFH
D.7FFFH

单项选择题

某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache-主存系统的效率是（）。（设Cache和主存不能同时访问。）

A.0.833
B.0.856
C.0.958
D.0.862

单项选择题

某机字长32位，主存容量1MB，按字编址，块长512B，Cache共可存放16个块，采用直接映像方式，则Cache地址长度为______。

A.11位
B.13位
C.18位
D.20位

单项选择题

n体(模n)交叉编址存储器在______时，其存取带宽是单体存储器的n倍。

A.连续访存的n个地址是针对同一个存储模块
B.任何情况下都能
C.连续访存的n个地址是针对不同的存储模块
D.任何情况下都不能

单项选择题

设有主存-Cache层次的存储器，其主存容量1MB，Cache容量16KB，每字块有8个字，每字32位，采用直接地址映像方式。若主存地址为35301H，且CPU访问Cache命中，则该主存块在Cache的第______字块中(Cache起始字块为第0字块)。

A.152
B.153
C.154
D.151

单项选择题

双端口存储器在______发生访问冲突。

A.左端口与右端口同时被访问的情况下
B.同时访问左端口与右端口的地址码不同的情况下
C.同时访问左端口与右端口的地址码相同的情况下
D.任何情况下都不

单项选择题

下列关于双端口存储器和交叉存储器的叙述中，正确的是______。

A.双端口存储器两个端口使用同一组地址线、数据线和读写控制线，同时访问同一区间、同一单元。
B.双端口存储器当两个端口同时访问相同的地址码时必然会发生冲突
C.高位多体交叉存储器的设计依据了程序的局部性原理
D.高位四体交叉存储器可能在一个存储周期内连续访问四个模块

单项选择题

下列关于主存一体多字和多体交叉方案的叙述中，不正确的是______。

A.主存一体多字使每个主存单元同时存储几个主存字，则每一次读操作就同时读出几个主存字，大大提高了主存读出一个字的平均速度
B.多体交叉编址把主存储器分成几个能独立读写的、字长为多个主存字的主体
C.主存一体多字需要把每次读出的几个主存字保存在一个位数足够长的存储器中
D.多体交叉编址按读写需要情况，分别对每个存储体执行读写，几个存储体协同运行，提高了存储体的读写速度

单项选择题

设存储器容量为32字，字长为64位。模块数m=4，采用低位交叉方式。存储周期T=200ns，数据总线宽度为64位，总线传输周期r=50ns。该交叉存储器的带宽是（）。

A.32×10⁷b/s
B.8×10⁷b/s
C.73×10⁷b/s
D.18x10⁷b/s

单项选择题

某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次。则(1)和(2)所花时间之比为______。

A.1:1
B.2:1
C.4:3
D.3:4

单项选择题

设n体交叉编址(低位交叉)存储器中每个体的存储字长等于数据总线宽度，每个体存取一个字的存取周期为T，总线传输周期为t，则T与t的关系以及读取地址连续的n个字需要的时间分别是______。

A.T=t，T+nt
B.T=(n-1)t，T+n
C.T=nt，T+nt
D.T=nt，T+(n-1)t

单项选择题

实现虚拟存储器的关键是虚拟地址向实际地址的快速变换。为此，在处理器内部设置一个特殊的Cache来记录最近使用页的页表项，以快速完成地址转换。不同文献对这个特殊的Cache有不同的称呼。下列选项中，不属于这些称呼的是______。

A.转换旁视缓冲器(TLB)
B.转换后援缓冲器
C.快表
D.慢表

单项选择题

虚拟存储器不能解决的问题是______。

A.存储系统成本高
B.编程空间受限
C.访存速度慢
D.多道程序共享主存而引发的信息安全

单项选择题

在页面尺寸为4KB的页式存储管理中，页表中的内容依次是2、5、6、8、7、11，则物理地址32773对应的逻辑地址为______。

A.32773
B.42773
C.12293
D.62773

单项选择题

当缺页故障处理完毕后，处理器将______。

A.重新执行引发缺页故障的指令
B.执行导致发生缺页故障的指令的下一条指令
C.重新开始执行发生缺页故障的指令所在的进程
D.终止执行发生缺页故障的指令所在的进程

单项选择题

页式存储管理系统不会出现______。

A.抖动/颠簸
B.内零头(内碎片)
C.外零头(外碎片)
D.越界访问

单项选择题

下列关于页式存储管理与段式存储管理的区别的论述中，正确的是______。

A.页式存储管理更有利于存储保护
B.段式存储管理的存储空间利用率较高
C.在段式存储管理中，指令或数据不会跨段存储
D.段的尺寸要大于页的尺寸

设存储器容量为32字，字长为64位。模块数m=4，采用低位交叉方式。存储周期T=200ns，数据总线宽度为64位，总线传输周期r=50ns。该交叉存储器的带宽是（）。

你可能感兴趣的试题

存储器的存取周期与存储器的存取时间的关系是______。

下列关于存储系统层次结构的说法中，不正确的是______。

属于易失性存储器的是______。

虚拟存储器理论上的最大容量取决于______。

下列关于DRAM刷新的说法中，错误的是______。

下列存储保护方案中，不是针对“地址越界”访存违例的是______。

下列关于ROM和RAM的叙述中，正确的是______。

以下几种存储器中，存取速度最快的是______。

下面是有关DRAM和SRAM存储器芯片的叙述： Ⅰ．DRAM芯片的集成度比SRAM高 Ⅱ．DRAM芯片的成本比SRAM高 Ⅲ．DRAM芯片的速度比SRAM快 Ⅳ．DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新 通常情况下，错误的是______。

下列关于DRAM刷新的说法中，错误的是______。

下列关于Cache的说法中，正确的是（）。

“小端次序”的机器上，四字节数据12345678H按字节地址由小到大依次存在为______。

某存储系统中，主存容量是Cache容量的1024倍，Cache被分为8个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为______。(假设不考虑一致维护位。)

为了提高访问主存中信息的速度，要求“信息按整数边界存储(对齐方式存储)”，其含义是______。

下面说法中正确的是______。

虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是______。

已知Cache命中率H=0.98，主存比Cache慢4倍，已知主存的存取周期为200ns，Cache/主存的效率是______。

CPU执行一段程序时，Cache完成存取的次数为3800次，主存完成存取的次数为200次，已知Cache存取周期为50ns，主存为250ns，那么Cache/主存系统的效率为______。

已知Cache命中率H=0.98，主存比Cache慢4倍，已知主存的存取周期为200ns，平均访问时间是______。

下列关于Cache和虚拟存储器的叙述中，正确的是______。

影响高速缓存命中率的因素有______。 Ⅰ．每次与内存交换信息的单位量 Ⅱ．Cache的容量 Ⅲ．Cache结构 Ⅳ．不同映像方式 Ⅴ．主存的大小

设某按字节编址的计算机已配有00000H～07FFFH的ROM区，地址线为20位，现再用16K×8位的RAM芯片构成剩下的RAM区08000H～FFFFFH，则需要这样的RAM芯片______片。

下列关于相联存储器的说法中，错误的是______。

某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为______。

在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns。如果希望有效(平均)存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为______。

下列关于Cache写策略的论述中，错误的是______。

某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次； 则(1)、(2)所花时间之比为______。

假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FOH所在芯片的最大地址是______。

某机字长32位，主存容量1MB，按字编址，块长512B，Cache共可存放16个块，采用直接映像方式，则Cache地址长度为______。

n体(模n)交叉编址存储器在______时，其存取带宽是单体存储器的n倍。

设有主存-Cache层次的存储器，其主存容量1MB，Cache容量16KB，每字块有8个字，每字32位，采用直接地址映像方式。若主存地址为35301H，且CPU访问Cache命中，则该主存块在Cache的第______字块中(Cache起始字块为第0字块)。

双端口存储器在______发生访问冲突。

下列关于双端口存储器和交叉存储器的叙述中，正确的是______。

下列关于主存一体多字和多体交叉方案的叙述中，不正确的是______。

设存储器容量为32字，字长为64位。模块数m=4，采用低位交叉方式。存储周期T=200ns，数据总线宽度为64位，总线传输周期r=50ns。该交叉存储器的带宽是（）。

某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次。 则(1)和(2)所花时间之比为______。

设n体交叉编址(低位交叉)存储器中每个体的存储字长等于数据总线宽度，每个体存取一个字的存取周期为T，总线传输周期为t，则T与t的关系以及读取地址连续的n个字需要的时间分别是______。

虚拟存储器不能解决的问题是______。

在页面尺寸为4KB的页式存储管理中，页表中的内容依次是2、5、6、8、7、11，则物理地址32773对应的逻辑地址为______。

当缺页故障处理完毕后，处理器将______。

页式存储管理系统不会出现______。

下列关于页式存储管理与段式存储管理的区别的论述中，正确的是______。

下面是有关DRAM和SRAM存储器芯片的叙述： Ⅰ．DRAM芯片的集成度比SRAM高 Ⅱ．DRAM芯片的成本比SRAM高 Ⅲ．DRAM芯片的速度比SRAM快 Ⅳ．DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新通常情况下，错误的是______。

某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次；则(1)、(2)所花时间之比为______。

某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次。则(1)和(2)所花时间之比为______。