或非门组成的基本RS触发器电路如图(a)所示,已知S和R的波形如图(b)所示。试画出的波形图。设触发器的初态Q=0。
主从JK触发器的输入波形如图所示,触发器的初始状态为Q=0,试画出Q端波形。
用D-FF设计一同步五进制加法计数器,要求: (1)列出状态转移图或状态转移表; (2)求出各级FF的状态方程; (3)检查自启动特性并求驱动方程; (4)画出逻辑图。
分析图示电路的逻辑功能。在保证逻辑功能不变的情况下,此电路可否用非门和与非门构成,试画出电路图。
图示为某集成同步十进制加法计数器集成单元,C为进位信号,QA为最低位,QD为最高位。试完成如下问题: (1)两片级联后构成的计数器的最大模值为多少? (2)写出构成二十四进制计数器时的反馈归零逻辑表达式。 (3)画出反馈时零法构成的二十四进制计数器的逻辑电路图。