异步计数器的计数脉冲加到了最低位触发器，而其它各位触发器都是，依靠相邻低位触发器输出的进位脉冲，采用逐级传递方式进行触发。

二进制计数器具有分频的作用，分频的规律表现为：3位二进制计数器实现（）分频。

9个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

反相比例运算电路，平衡电阻的求法：令ui=0，则uo=0，此时反相端对地总电阻值，即为所求平衡电阻值。

反相比例运算，放大倍数为5，输入0.2v，输出为（）v。

清零端与脉冲信号的状态无关，所以叫做同步清零。

全加器的输入信号是（）

6进制异步清零，最后一个计数状态应该为（）

3进制的加法计数器，需要（）块JK触发器。

3位二进制加法计数器的，计数长度为（）