3进制的加法计数器，需要（）块JK触发器。

现有58个信息等待用二进制代码进行编码，需要用8位二进制代码来表示。

对理想运放，当运放工作在线性区时，其输出电压与两个输入端的电压差呈非线性关系。

本征半导体是（），导电能力弱。

全加器的输出信号是（）

清零端与脉冲信号的状态无关，所以叫做同步清零。

所谓异步时序逻辑电路，是指电路中所有的触发器，具有同一个时钟脉冲CP的作用，因此各触发器的状态也不可能处于同一时刻改变。

反相比例运算电路，平衡电阻的求法：令ui=0，则uo=0，此时反相端对地总电阻值，即为所求平衡电阻值。

二进制计数器具有分频的作用，分频的规律表现为：3位二进制计数器实现（）分频。

码制即编码体制，在数字电路中主要是指用二进制代码来表示非二进制数字以及字符的编码方法和规则。