所谓异步时序逻辑电路，是指电路中所有的触发器，具有同一个时钟脉冲CP的作用，因此各触发器的状态也不可能处于同一时刻改变。

6进制异步清零，最后一个计数状态应该为（）

3位二进制加法计数器的，计数长度为（）

3进制的加法计数器，需要（）块JK触发器。

3个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

下列受时钟控制的是（）

由两个触发器组成的时序电路，所以其工作状态应为（）种。

将任意一个无效状态代入状态方程里，它总能进入到这个循环状态，那么也就是说明，这个电路具有自起功能。

电压比较器的功能是，将一个模拟量输入电压，与一个参考电压VR进行比较，并将比较的结果输出，它广泛应用于（）等方面。

9个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。