平衡电阻是保证了集成运放两个输入端，静态时外接电阻相等。

4位二进制加法计数器的，计数长度为（）

现有58个信息等待用二进制代码进行编码，需要用8位二进制代码来表示。

3个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

二进制计数器具有分频的作用，分频的规律表现为：3位二进制计数器实现（）分频。

将任意一个无效状态代入状态方程里，它总能进入到这个循环状态，那么也就是说明，这个电路具有自起功能。

9个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

反相比例运算，放大倍数为5，输入0.2v，输出为（）v。

所谓异步时序逻辑电路，是指电路中所有的触发器，具有同一个时钟脉冲CP的作用，因此各触发器的状态也不可能处于同一时刻改变。

对理想运放，当运放工作在线性区时，其输出电压与两个输入端的电压差呈非线性关系。