最新试题
任何时序电路都以()为驱动信号,时序电路只是在时钟信号的边沿到来时,其状态才发生改变。
题型:填空题
根据已给出的全加器的VHDL程序,试写出一个4位逐位进位全加器的VHDL程序。
题型:问答题
基于乘积项技术构造的可编程逻辑器件叫做(),基于查找表技术构造的可编程逻辑器件叫做FPGA。
题型:填空题
digital_ _8标识符合法吗?
题型:问答题
根据已给出的二-十(BCD)进制优先权编码器功能表,试写出其VHDL程序。
题型:问答题
简述CPLD与FPGA的异同。
题型:问答题
简述moore状态机和mealy状态机的区别。
题型:问答题
请列举三种可编程逻辑器件:EEPROM、()、FPGA。
题型:填空题
简述实体端口的模式。
题型:问答题
Moore状态机输出只是状态机当前状态的函数,Mealy状态机输出为有限状态机当前值和输入值的函数
题型:判断题