问答题编写一个数值比较器VHDL程序的进程(不必写整个结构框架),要求使能信号g低电平时比较器开始工作,输入信号p=q,输出equ为‘0’,否则为‘1’。
您可能感兴趣的试卷
最新试题
基于乘积项技术构造的可编程逻辑器件叫做(),基于查找表技术构造的可编程逻辑器件叫做FPGA。
题型:填空题
请简述自上至下硬件电路设计方法的基本过程。
题型:问答题
VHDL语言构造体的描述方式有哪几种?试述各自的特点。
题型:问答题
8digital标识符合法吗?
题型:问答题
根据已给出的全加器的VHDL程序,试写出一个4位逐位进位全加器的VHDL程序。
题型:问答题
简述如何利用计数器精确控制时序。
题型:问答题
语句type wr is(wr0,wr1,wr2,wr3,wr4,wr5);定义了一个状态机变量wr,可以直接对wr赋值。
题型:判断题
简述实体端口的模式。
题型:问答题
整型对象的范围约束通常用()关键词,位矢量用downto/to关键词。
题型:填空题
digital_ _8标识符合法吗?
题型:问答题