单项选择题以下不是生成语句(GENERATE)组成部分的为()
A.生成方式
B.说明部分
C.并行语句
D.报告语句(REPORT)
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题除了块语句(BLOCK)之外,下列语句同样也可以将结构体的并行描述分成多个层次的是()
A.元件例化语句(COMPONENT)
B.生成语句(GENERATE)
C.报告语句(REPORT)
D.空操作语句(NULL)
10.填空题VHDL语句可以分为()行和()行两类。
最新试题
Cadence/OrCAD PSpice中的元件属性表用于设置元件的()。
题型:单项选择题
Vivado中,设计电路的输入可以使用以下哪种方式?()
题型:多项选择题
设计一个放大电路应注意哪些原则?
题型:问答题
将串口通信波特率分别改为4800、19200,程序如何修改?
题型:问答题
Quartus Ⅱ提供了哪种类型的仿真工具?()
题型:单项选择题
简要描述Verilog HDL的基本结构,并解释每个结构的作用。
题型:问答题
比较直接测频法、测周期法和等精度法等三种不同的测频方法。
题型:问答题
Quartus Ⅱ是一款用于什么类型的设计软件?()
题型:单项选择题
请论述编码器(Encoder)的工作原理及应用。
题型:问答题
调节电路中哪些元器件的值可以改变阶梯波的周期?
题型:问答题