单项选择题下列属性描述中不属于信号属性的是()
A.带DELAYED(time)属性的信号
B.带STABLE(time)属性的信号SIGNAL
C.带QUIET (time)属性的信号SIGNAL
D.带TRANSITION属性的信号SIGNAL
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题下列属性描述中不属于函数信号属性的是()
A.Signal_name’EVENT
B.Signal_name’ACTIVE
C.Signal_name’FIRST_EVENT
D.Signal_name’LAST_ACTIVE
2.单项选择题下列属性描述中不属于函数数组属性的是()
A.Array_name’LEFT(n)
B.Array_name’High(n)
C.Array_name’Middle(n)
D.Array_name’Low(n)
3.单项选择题下列属性描述中不属于数值类型属性的是()
A.Type_name’High
B.Type_name’Low
C.Type_name’Middle
D.Type_name’Left
4.单项选择题下列属性描述中不属于VHDL属性的是()
A.数值属性(Value Attributes)
B.过程属性(Process Attributes)
C.函数属性(Function Attributes)
D.信号属性(Signal Attributes)
5.填空题VHDL系统的仿真延迟分为()、()
9.填空题VHDL的函数属性有()、()、()
10.填空题VHDL的数值属性有()、()、()
最新试题
恒流源式差分放大电路中的恒流源在电路中起什么作用?
题型:问答题
分析放大器的上下限频率和电路中的哪些参数有关?
题型:问答题
设计一个放大电路应注意哪些原则?
题型:问答题
VHDL是一种硬件描述语言,用于描述数字电路的结构和行为。
题型:判断题
Vivado软件提供哪些功能?()
题型:多项选择题
Vivado中,设计电路的输入可以使用以下哪种方式?()
题型:多项选择题
在Cadence/OrCAD PSpice中,用于表示电阻器的元件是()。
题型:单项选择题
Verilog HDL可以用于描述以下哪些元素?()
题型:单项选择题
简述Vivado设计流程。
题型:问答题
请简要论述时序逻辑电路的工作原理及其在数字系统中的应用。
题型:问答题