试用二进制加法计数器74LS161芯片接成计数长度为9的计数器，用异步清零端...

问答题 试用二进制加法计数器74LS161芯片接成计数长度为9的计数器，用异步清零端设计。

（1）

（2）波形：

T=0.7（R₁+2R₂）C=1s；f=1/T=1HZ；占空比Q=53%

1.问答题 用计数器74LS160芯片和与非门接成计数长度为41的计数器，采用同步级联，异步清零端设计。

2.问答题 设计一个多数表决电路，要求A、B、C三人中只要半数以上同意，则决议就能通过，但A有否决权，即只要A不同意，即使多数人同意，决议也不能通过。
（1）用与非门设计
（2）用三线-八线译码器74LS138和与非门设计。
（3）用八选一数据选择器设计

3.问答题 555定时器构成单稳态触发器如图所示。
①指出4号引脚的功能。
②指出输入信号Ui的触发电平。
③电阻R=100KΩ，C=94uF，暂稳态持续时间是多少秒？

1）强制清零引脚
2）小于2Vcc/3或低电平有效
3）T=10.3秒

4.问答题 两个计数器74LS161组成的电路如图所示。
①分别画出1#与2#计数器的状态转换图。
②计算总的计数长度。

5.问答题 写出下图电路中Z₁，Z₂，Z₃，S，C的表达式。

6.问答题 画出下式的卡诺图，并写出最简与或表达式。

F₂（A，B，C，D）=∑ｍ（2，3，4，5）+∑d（10，11，12，13，14，15）

7.问答题 用卡诺图化简至最简与或表达式

8.填空题 电路由CMOS门电路构成，F的表达式为（）。

9.填空题 电路由TTL门电路构成，F的表达式为（）。

10.问答题 电路如图所示，试正确连接电路以实现三人多数表决的逻辑。