填空题

Verilog HDL的模块端口定义用来声明电路设计模块的（）和（）。

答案：输入端口；输出端口

你可能感兴趣的试题

一个完整的Verilog HDL设计模块包括：（）、（）、（）和（）4个部分。

答案：端口定义；I/O声明；信号类型声明；功能描述

一个基本的Verilog HDL程序由（）构成。

答案：模块（module）