填空题在Verilog HDL的if语句中,系统对表达式的值进行判断,若值为0,x或z,则按()处理,若为1,则按()处理。
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
当电路中电源噪声较大时,可以采取什么措施减小电源噪声对音频放大器的影响?
题型:问答题
将串口通信波特率分别改为4800、19200,程序如何修改?
题型:问答题
请论述多路选择器(Multiplexer)的工作原理及应用。
题型:问答题
当功率放大电路输出出现自激振荡时,可以采取什么方式减小自激振荡?
题型:问答题
VHDL中的过程(Process)是用于描述数字电路的行为和逻辑的部分,类似于编程语言中的过程或函数。
题型:判断题
阶梯波电路中比较器电路的作用如何?
题型:问答题
Verilog HDL可以用于描述以下哪些元素?()
题型:单项选择题
在Cadence/OrCAD PSpice中,用于表示电阻器的元件是()。
题型:单项选择题
Quartus Ⅱ提供了哪种类型的仿真工具?()
题型:单项选择题
VHDL可以用于描述以下哪些元素?()
题型:单项选择题