单项选择题在Verilog HDL中,语句”always@(negedge clk)”表示模块的事件是由clk的()触发的。

A.下降沿
B.上升沿
C.高电平
D.低电平


您可能感兴趣的试卷

你可能感兴趣的试题

2.单项选择题在Verilog HDL中,连续赋值语句的“=”号两边的变量都应该是()。

A.wire
B.register
C.wire或register
D.integer

3.单项选择题在Verilog HDL中,连续赋值语句的关键字是()。

A.assign
B.ASSIGN
C.Assign
D.以上均可

6.单项选择题在Verilog HDL的并接操作运算中,用符号”<<”实现对操作数的()操作。

A.逻辑右移
B.算术右移
C.逻辑左移
D.算术左移

7.单项选择题在Verilog HDL的转移操作运算中,用符号”>>”实现对操作数的()操作。

A.逻辑右移
B.算术右移
C.逻辑左移
D.算术左移