在VHDL中，可以用语句（）表示检测clock下降沿。

单项选择题在VHDL中，可以用语句（）表示检测clock下降沿。

A.clock’event
B.clock’eventandclock=’1’
C.clock=’0’
D.clock’eventandclock=’0’

1.单项选择题VHDL中，为目标变量赋值符号是（）。

A.=：
B.=
C.<=
D.：=

2.单项选择题下列关于CASE语句的说法不正确的是（）。

A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。
B.CASE语句中必须要有WHENOTHERS=>NULL语句。
C.CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现。
D.CASE语句执行必须选中，且只能选中所列条件语句中的一条

3.单项选择题下列关于变量的说法正确的是（）。

A.变量是一个局部量，它只能在进程和子程序中使用
B.变量的赋值不是立即发生的，它需要有一个δ延时
C.在进程的敏感信号表中，既可以使用信号，也可以使用变量
D.变量赋值的一般表达式为：目标变量名<=表达式

4.单项选择题下面哪一个可以用作VHDL中的合法的实体名（）。

A.OR
B.VARIABLE
C.SIGNAL
D.OUT1

5.单项选择题在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用。

A.IF
B.THEN
C.AND
D.OR

6.单项选择题在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为（）。

A.仿真器
B.综合器
C.适配器
D.下载器

7.单项选择题下列语句中，不属于并行语句的是：（）。

A.进程语句
B.CASE语句
C.元件例化语句
D.WHEN…ELSE…语句

8.单项选择题对于信号和变量的说法，哪一个是不正确的：（）。

A.信号用于作为进程中局部数据存储单元
B.变量的赋值是立即完成的
C.信号在整个结构体内的任何地方都能适用
D.变量和信号的赋值符号不一样

9.单项选择题下列哪个流程是正确的基于EDA软件的FPGA/CPLD设计流程：（）。

A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试
D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试

10.单项选择题在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。（）。

A.idata：=32
B.idata<=16#A0#
C.idata<=16#7#E1
D.idata：=B#1010#