单项选择题状态机编码方式中，其中（）占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。
A.一位热码编码
B.顺序编码
C.状态位直接输出型编码
D.格雷码编码
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题不完整的IF语句，其综合结果可实现（）。
A.时序逻辑电路
B.组合逻辑电路
C.双向电路
D.三态控制电路
2.单项选择题电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）下列方法中（）不属于面积优化。
A.流水线设计
B.资源共享
C.逻辑优化
D.串行化
3.单项选择题大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过（）实现其逻辑功能。
A.可编程乘积项逻辑
B.查找表（LUT）
C.输入缓冲
D.输出缓冲
4.单项选择题综合是EDA设计流程的关键步骤，在下面对综合的描述中，（）是错误的。
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件。
C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。
D.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。
5.单项选择题IP核在EDA技术和开发中具有十分重要的地位提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（）。
A.软IP
B.固IP
C.硬IP
D.全对
6.名词解释SOC
7.名词解释IP
8.名词解释FPGA
9.名词解释ASIC
10.名词解释VHDL和FPGA
最新试题