A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件
B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束
C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的
D.综合是纯软件的转换过程，与器件硬件结构无关
您可能感兴趣的试卷
你可能感兴趣的试题
A.信号相当于器件内部的一个数据暂存节点。
B.信号的端口模式不必定义，它的数据既可以流进，也可以流出。
C.在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。
D.信号在整个结构体内的任何地方都能适用。
A、10#128#
B、16#E#E1
C、74HC124
D、X_16
A.IEEE库
B.VITAL库
C.STD库
D.WORK工作库
A、状态位直接输出型编码
B、一位热码编码
C、顺序编码
D、格雷编码
A、PROCESS为一无限循环语句
B、敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动
C、当前进程中声明的变量不可用于其他进程
D、进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成
A、原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计
B、原理图输入设计方法一般是一种自底向上的设计方法
C、原理图输入设计方法无法对电路进行功能描述
D、原理图输入设计方法不适合进行层次化设计
A.提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路
B.提供设计的最总产品——模型库
C.以可执行文件的形式提交用户，完成了综合的功能块
D.都不是
A.①②③④
B.②①④③
C.④③②①
D.②④③①
最新试题
Quartus Ⅱ软件提供哪些功能？（）
请论述译码器（Decoder）的工作原理及应用
请论述多路选择器（Multiplexer）的工作原理及应用。
提高温度计检测精度有哪些改进措施？
Vivado软件提供哪些功能？（）
Verilog HDL可以用于描述以下哪些元素？（）
如何权衡起振时间和波形幅度失真的矛盾？
Quartus Ⅱ提供了哪种类型的仿真工具？（）
当功率放大电路输出出现自激振荡时，可以采取什么方式减小自激振荡？
Cadence/OrCAD PSpice中的元件属性表用于设置元件的（）。