问答题

【简答题】为什么建议在编写Verilog模块程序时，如果用到if语句建议大家把配套的else情况也考虑在内？

答案：因为如果没有配套的else语句，在不满足if条件语句时，将会保持原来的状态不变，从而在综合时会产生一个锁存器，而这是设计...

你可能感兴趣的试题

【简答题】如果在顺序块中，前面有一条语句是无限循环，下面的语句能否进行？

答案：下面的语句不能执行。

【简答题】举例说明顺序块和并行块的不同？

答案：

上面两个块执行起来效果是完全一样的，第一个模块是按顺序执行，而第二个模块是每个语句同时执行的。