A.n个
B.2n个
C.2n-1个
您可能感兴趣的试卷
你可能感兴趣的试题
A.10
B.102
C.210
D.104
A.1个
B.2个
C.4个
D.6个
A.与门阵列和或门阵列
B.一个计数器
C.一个或阵列
D.一个寄存器
TTL与非门的多余脚悬空等效于()
A.A
B.B
C.C
D.D
A.3个
B.4个
C.6个
D.10个
A.接入滤波电路
B.利用触发器
C.加入选通脉冲
D.修改逻辑设计
A.CP=1
B.CP上升沿
C.CP下降沿
D.分两次处理
A.真值表和逻辑表达式
B.卡诺图和逻辑图
C.波形图和状态图
已知某触发器的特性所示(触发器的输入用A、B……表示)。请选择与具有相同功能的逻辑表达式是()
A.A
B.B
C.C
A.8
B.16
C.32
D.64
最新试题
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。
BCD码译码器如果不允许输入大于9的数值的时候,当输入10时,输出为()。
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
CC4000系列的CMOS门电路不能直接接()系列的门电路。
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
使用74HC138实现逻辑函数正确的是()。
如图所示,则F=()。
二进制加法运算包含的输入、输出变量有()。
已知有二输入逻辑门,只有当输X和Y都为1时,输出F才为1,则X,Y与F的逻辑关系为()。
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。