假设某计算机带有20个终端同时工作，在运行用户程序的同时，能接受来自任意一个终端输入的字符信息，并将字符回送显示（或打印）。每一个终端的键盘输入部分有一个数码缓冲寄存器RDBRi（i=1~20），当在键盘上按下某一个键时，相应的字符代码即进入RDBRi，并使它的“完成”状态标志Donei（i=1~20）置1，要等处理器把该字符代码取走后，Donei标志才置0。每个终端显示（或打印）输出部分也有一个数码缓冲寄存器TDBRi（i=1~20），并有一个Readyi（i=1~20）状态标志，该状态标志为1时，表示相应的TDBRi是空着的，准备接收新的输出字符代码，当TDBRi接收了一个字符代码后，Readyi标志才置0，并送到终端显示（或打印），为了接收终端的输入信息，处理器为每个终端设计了一个指针PTRi（i=1~20）指向为该终端保留的主存输入缓冲区。处理器采用下列两种方案输入键盘代码，同时回送显示（或打印）。

假如有人为该磁盘设计了一个与计算机之间的接口，如下图所示，磁盘每读出一位，串行送入一个移位寄存器，每当移满16位后向处理器发出一个请求交换数据的信号。在处理器响应该请求信号并读取移位寄存器内容的同时，磁盘继续读出一位一位数据并串行送入移位寄存器，如此继续工作。已知处理器在接到请求交换的信号以后，最长响应时间是3微秒，这样设计的接口能否正确工作？若不能则应如何改进？

假定主存和CPU之间连接的同步总线具有以下特性：支持4字块和16字块（字长32位）两种长度的突发传送，总线时钟频率为200MHz，总线宽度为64位，每个64位数据的传送需1个时钟周期，向主存发送一个地址需要1个时钟周期，每个总线事务之间有2个空闲时钟周期。

假定主存和CPU之间连接的同步总线具有以下特性：支持4字块和16字块（字长32位）两种长度的突发传送，总线时钟频率为200MHz，总线宽度为64位，每个64位数据的传送需1个时钟周期，向主存发送一个地址需要1个时钟周期，每个总线事务之间有2个空闲时钟周期。