如果在程序执行过程中访问一个页面，平均要对该页面内的存储单元访问1024次，求访问存储单元的命中率。

若对数字0～9和空格采用二进制编码，试设计编码平均长度最短的编码。

若采用LRU替换算法，计算Cache的块命中率。

若传送106个文字符号，且每个文字符号后均自动跟一个空格，按最短的编码，共需传送多少个二进制位？若传送波特率为9600bPS，共需传送多少时间？

指出访存操作数地址寻址的最大相对位移量为多少个字节？

为了使存储系统的访问效率从0.5提高到0.94，块的大小至少增加到几个字？

浮点数系统使用的阶码基值re=2，阶值位数q=2，尾数基值rm=10，尾数位数p′=1，即按照使用的二进制位数来说，等价于p=4。计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。

至少要分配给该程序多少个主存页面才能获得最高的命中率？

有一个16KB4路组相联Cache的32位微处理器，假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。

考虑题目全部要求，设计优化实用的操作码形式，并计算其操作码的平均码长。