为了使存储系统的访问效率从0.5提高到0.94，块的大小至少增加到几个字？

如果在程序执行过程中访问一个页面，平均要对该页面内的存储单元访问1024次，求访问存储单元的命中率。

要求操作码的平均长度最短，请设计操作码的编码，并计算操作码编码的平均长度。

当存储系统的访问效率为0.5时，计算命中率和等效访问周期。

设计8位字长的寄存器—寄存器型指令3条，16位字长的寄存器一存储器型变址寻址方式指令4条，变址范围不小于正、负127。请设计指令格式，并给出指令各字段的长度和操作码的编码。

为了使存储系统的访问效率达到0.94，命中率和等效访问周期应该提高到多少？

可能的最高页命中率是多少？

如果把一条指令的执行过程分解为“取指令”、“分析”（包括译码和取操作数等）和“执行”（包括运算和写回结果等）三个阶段，并采用三级流水线。仍然要采用指令取消技术，请修改上面的程序。

若在程序执行过程中，每从主存装入一块到Cache，平均要对这个块访问16次，计算在这种情况下的Cache命中率。

若Cache的4个块号为C0、C1、C2和C3，列出程序执行过程中的Cache块地址流。