A.“执行”指令
B.“访管”指令
C.“启动I/O”指令
D.“测试与置定”指令
您可能感兴趣的试卷
你可能感兴趣的试题
A.专用部件设置
B.功能部件的集成度
C.控制机构的组成
D.缓冲技术
A.计算机软件所要完成的功能
B.计算机硬件的全部组成
C.编程要用到的硬件组织
D.计算机各部件的硬件实现
A.主存采用MOS还是TTL
B.主存采用多体交叉还是单体
C.主存容量和编址方式
D.主存频宽的确定
A.I/O方式中的DMA访问方式
B.浮点数据表示
C.访问方式保护
D程序性中断
A.字符行运算指令
B.是否使用通道行I/O处理机
C.虚拟存储器
D.VLSI技术
A.主存速度
B.机器工作状态
C.信息保护
D.数据表示
A.编译程序解释
B.汇编程序解释
C.编译程序翻译
D.汇编程序翻译
A.汇编语言机器级,操作系统机器级,高级语言机器级
B.微程序机器级,传统机器语言机器级,汇编语言机器级
C.传统机器语言机器级,高级语言机器级,汇编语言机器级
D.汇编语言机器级、应用语言机器级、高级语言机器级
最新试题
要求操作码的平均长度最短,请设计操作码的编码,并计算操作码编码的平均长度。
可能的最高页命中率是多少?
设计8位字长的寄存器—寄存器型指令3条,16位字长的寄存器一存储器型变址寻址方式指令4条,变址范围不小于正、负127。请设计指令格式,并给出指令各字段的长度和操作码的编码。
写出流水线的初始冲突向量。
假设在3000次访存中,第一级Cache不命中110次,第二级Cache不命中55次。试问:在这种情况下,该Cache系统的局部不命中率和全局不命中率各是多少?
若采用FIFO替换算法,计算Cache的块命中率。
如果N=100,采用指令取消技术后,在程序执行过程中,能够节省多少个指令周期?
若Cache的4个块号为C0、C1、C2和C3,列出程序执行过程中的Cache块地址流。
在有16个处理器的均匀洗牌网络中,若要使第0号处理器与第15号处理器相连,需要经过多少次均匀洗牌和交换置换。
一台机器要求浮点数的字长的精度不低于10-7.2,表数的范围正数不小于1038,且正负对称。尾数用原码、纯小数表示,阶码用移码、整数表示。设计这种浮点数的格式。