如下图，并根据时间状态图把程序补充完整，clr是清零使能端，高电平有效，脉冲..._考试资料网

网站首页考试题库热门试题智能家居网课试题

大学试题

题库首页每日一练章节练习

问答题 如下图，并根据时间状态图把程序补充完整，clr是清零使能端，高电平有效，脉冲发生器的输入输出均为8位数据。

参考答案：

您可能感兴趣的试卷

你可能感兴趣的试题

1.问答题 补充完整下面D触发器的程序代码。

参考答案：

2.问答题设计一个有清零、使能、装载功能的四位十进制减1计数器。清零低有效，使能、装载高有效。功能优先级为清零>装载>使能。

参考答案：

3.问答题 设计一个带使能的3-8译码器，使能信号en为高电平时真值表如下。

参考答案：

4.问答题设计一个触发器。

参考答案：

5.问答题用Veriog描述带清零端的4位寄存器。

参考答案：

6.问答题使用Verilog语言设计一个脉冲发生器。

参考答案：

7.问答题设计一带异步复位端、异步置数段（低电平有效）的四位加法计数器，时钟clk上升沿有效），复位信号clr，置数信号load、输入数据data、输出qout。

参考答案：

8.问答题设计一个带复位端且对输入时钟clk进行二分频模块，设计要求：复位信号为同步、高电平有效，时钟的下降沿触发。

参考答案：

9.问答题设计一奇偶校验位生成电路，输入八位总线信号bus，输出及校验位odd，偶校验位even。

参考答案：

10.问答题设计一个3‐8译码器。

参考答案：