单项选择题JK触发器J与K相接作为一个输入时相当于()触发器。
A.JK
B.T
C.D
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题CMOS反相器的优点是()
A.易饱和和截止
B.易维修
C.功耗小
D.功耗高
2.单项选择题4位寄存器至少需要()个触发器构成。
A.2
B.3
C.4
D.8
6.问答题
下图所示是一集成运放偏置电路的示意图,已知 UCC=-6V,R5=85Ω,R4=68Ω,R3=1.7KΩ,设三极管的β足够大,UBE=0.6V,试问T1、T2的静态电流IC1,IC2为多大?
7.问答题
下图是集成运放BG303偏置电路的示意图,已知±UCC=±15V,外接偏置电阻R=1MΩ,设三极管的β值均足够大,UBEQ=0.7V,试估算基准电流IREF以及输入级放大管的电流IC1和IC2。
10.单项选择题理想运放的两个重要结论是()
A.虚地与反相
B.虚短与虚地
C.虚短与虚断
D.断路与短路
最新试题
以下哪个MOS放大器组态结构最适合用在电压信号处理系统的最后一级?()
题型:单项选择题
当VGS=0时,能够导通的MOS管为()
题型:多项选择题
数字频率计设计中的测频计数模块共有多少个状态?()
题型:单项选择题
可以通过新增以下哪些类型文件添加ChipScope调试IP核?()
题型:多项选择题
CS放大器中引入源极电阻RS,其作用有()。
题型:多项选择题
一块通用面包板,公共条是三•四•三分段连通型,那么这块板上最多有()个插孔在内部是连通在一起的。
题型:单项选择题
已知某N沟道增强型MOS场效应管的。下表给出了四种状态下和的值,那么各状态下器件的工作状态为()。
题型:多项选择题
verilogHDL的基本结构中通常需要进行模块范围的定义,VerilogHDL的模块范围的定义的开始和结束方式是()。
题型:单项选择题
CG放大器因其输入电阻过小,因此没什么用处。
题型:判断题
verilog语法中,间隔符号主要包括()。
题型:多项选择题