单项选择题时序逻辑电路的计数控制端无效,则电路处于()状态。

A、计数
B、保持
C、置1
D、置0


您可能感兴趣的试卷

你可能感兴趣的试题

1.单项选择题JK触发器,当JK为()时,触发器处于翻转状态。

A、00
B、01
C、10
D、11

3.单项选择题集成译码器无法工作,首先应检查()的状态。

A、输入端
B、输出端
C、清零端
D、使能端

4.单项选择题集成编码器的()状态不对时,编码器无法工作。

A、输入端
B、输出端
C、清零端
D、控制端

6.单项选择题当集成译码器74LS138的3个使能端都满足要求时,其输出端为()有效。

A、高电平
B、低电平
C、高阻
D、低阻

7.单项选择题时序逻辑电路的输出端取数如有问题会产生()。

A、时钟脉冲混乱
B、置数端无效
C、清零端无效
D、计数模错误

9.单项选择题集成译码器的()状态不对时,译码器无法工作。

A、输入端
B、输出端
C、清零端
D、使能端

10.单项选择题集成计数器74LS192是()计数器。

A、异步十进制加法
B、同步十进制加法
C、异步十进制减法
D、同步十进制可逆