A.发射结正偏置,集电结反偏置
B.发射结正偏置,集电结正偏置
C.发射结反偏置,集电结正偏置
D.发射结反偏置,集电结反偏置
您可能感兴趣的试卷
你可能感兴趣的试题
A.与有用输入端连在一起
B.悬空
C.接正电源
D.接地
A.与非门
B.或非门
C.OC门
D.三态门
A.或非
B.OC
C.三态
D.与或非
A.TTL
B.CMOS
B.NMOS
D.PMOS
A.输出电压与输入电压之间的关系数
B.输iU电压与输入电流之间的关系数
C.输出端能带同类门的今个数
D.输入端数
A.互为反函数
B.互为对偶式
B.相等
D.答案都不正确
A.倒相
B.逻辑乘
C.提高带负载能力
D.提高抗干扰能力
A.原子和中子
B.电子和空穴
C.电子和质子
D.电子和离子
A.发射结正偏置,集电结反偏置
B.发射结正偏置,集电结正偏置
C.发射结反偏置,集电结正偏置
D.发射结反偏置,集电结反偏置
A.VD>0.5V,VD<0.7V
B.VD>0.7V,VD<0.5V
C.VD>0.7V,VD<0.7V
D.VD>0.5V,VD<0.5V
最新试题
TTL与非门阈值电压UT的典型值是()
试提出数字频率计的三种设计方案,比较各种方案的特点。如果用HDPLD来实现,设计方案是最佳吗?简述理由。
两个与非门构成的基本RS触发器,当Q=1、Q=0时,两个输入信号R=1和S=1。触发器的输出Q会()。
TTL与非门输入短路电流IIS的参数规范值是()。
用1M×4的DRAM芯片通过()扩展可以获得4M×8的存储器。
一个16选一的数据选择器,其地址输入(选择控制输入)端有()个。
具有“有1出0、全0出1”功能的逻辑门是()
双积分型数字电压表是否需要取样-保持电路?请说明理由。
要使JK触发器的输出Q从1就成0,它的输入信号JK就为()。
用原码输出的译码器实现多输出逻辑函数,需要增加若干个()。