A.基本RS触发器
B.D触发器
C.JK触发器
D.T触发器
您可能感兴趣的试卷
你可能感兴趣的试题
A.主从RS触发器
B.同步D触发器
C.边沿JK触发器
D.维持－阻塞触发器
A.主从结构
B.边沿结构
C.同步结构
D.维持－阻塞结构
A.保持（记忆）
B.置0
C.置1
D.翻转（计数）
A.保持记忆
B.状态不定
C.送0
D.送1
A.时钟脉冲
B.时钟信号
C.CP
D.输入信号
A.键盘输入
B.开关消噪
C.防抖动
D.数据运算
A.置0
B.置1
C.保持记忆
D.装态不定
A.D触发器
B.同步触发器
C.JK触发器
D.T和T’触发器
A.基本RS触发器
B.同步触发器
C.主从触发器
D.JK触发器
A.具有两个能自行保持的稳定状态
B.有三个稳定状态
C.根据不同的输入信号可以置成1或0状态
D.没有记忆功能
最新试题
以下哪个编码不能是二－十进制译码器的输入编码（）
10-4线优先编码器允许同时输入（）路编码信号。
用1M×4的DRAM芯片通过（）扩展可以获得4M×8的存储器。
（）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。
基本RS触发器的输入直接控制其输出状态，所以它不能被称为（）触发器。
试提出数字频率计的三种设计方案，比较各种方案的特点。如果用HDPLD来实现，设计方案是最佳吗？简述理由。
判断如下VHDL的操作是否正确，如不正确，请改正。字符a和b的数据类型是BIT，c是INTEGER，执行c＜=a+b。
TTL与非门输出低电平的参数规范值是（）
两个与非门构成的基本RS触发器，当Q=1、Q=0时，两个输入信号R=1和S=1。触发器的输出Q会（）。
一个VHDL模块是否必须有一个实体和一个结构体？是否可以有多个实体和结构体？简述它们的作用。