多项选择题时序逻辑电路由()两部分组成。
A.集成定时器
B.组合逻辑电路
C.存储电路
D.脉冲产生电路
您可能感兴趣的试卷
你可能感兴趣的试题
1.多项选择题时序逻辑电路的设计过程中除了有建立最原始的状态转换图还有()。
A.进行状态编码
B.进行电路设计
C.列出真值表
D.画出逻辑图
2.多项选择题在用集成计数器进行电路设计时常用的方法有()。
A.级连法
B.置位法
C.复位法
D.扩展法
3.多项选择题触发器是存储电路的基本元件,根据触发器时钟端的连接方式,把时序逻辑电路分为()。
A.同步时序电路
B.组合逻辑电路
C.触发器电路
D.异步时序电路
4.多项选择题移位寄存器可以实现()。
A.并/串转换
B.数据存储
C.串/并转换
D.数据运算
5.多项选择题下列逻辑电路中为时序逻辑电路的是()。
A.变量译码器
B.加法器
C.数码寄存器
D.计数器
6.多项选择题描述触发器逻辑功能的方法有()。
A.状态转换真值表
B.特性方程
C.状态转换图
D.波形图
7.多项选择题既克服了空翻现象,又无一次变化问题的常用集成触发器有()。
A.主从RS触发器
B.同步D触发器
C.边沿JK触发器
D.维持-阻塞D触发器
8.多项选择题集成触发器有()3种结构。
A.同步结构
B.主从结构
C.边沿结构
D.维持-阻塞结构
9.多项选择题边沿结构的集成触发器包括().
A.下降沿触发的JK触发器
B.维持-阻塞结构的D触发器
C.主从RS触发器
D.T触发器
10.多项选择题有直接控制问题的触发器包括()。
A.基本RS触发器
B.同步RS触发器
C.JK触发器
D.D锁存器
最新试题
ROM可以用来存储程序、表格和大量固定数据,但它不可以用来实现()。
题型:单项选择题
10-4线优先编码器允许同时输入()路编码信号。
题型:单项选择题
什么是触发器的不定状态,如何避免不定状态的出现?
题型:问答题
判断如下VHDL的操作是否正确,如不正确,请改正。字符a和b的数据类型是BIT,c是INTEGER,执行c<=a+b。
题型:问答题
一个两输入端的门电路,当输入为10时,输出不是1的门电路为()
题型:单项选择题
采用浮栅技术的EPROM中存储的数据是()可擦除的。
题型:单项选择题
用原码输出的译码器实现多输出逻辑函数,需要增加若干个()。
题型:单项选择题
如要将一个最大幅度为5.1V的模拟信号转换为数字信号,要求输入每变化20mV,输出信号的最低位(LSB)发生变化,应选用()位ADC。
题型:单项选择题
小容量RAM内部存储矩阵的字数与外部地址线数n的关系一般为()
题型:单项选择题
以下哪个编码不能是二-十进制译码器的输入编码()
题型:单项选择题