用代数法化简：

逻辑电路如图a、b、c、d所示。试对应图e所示输入波形，分别画出输出端L₁、L₂、L₃和L₄的波形。（触发器的初态为0）

由555定时器、3-8线译码器74HC138和4位二进制加法器74HC161组成的时序信号产生电路如图所示。
1.试问555定时器组成的是什么功能电路？计算v_o1输出信号的周期；
2.试问74LVC161组成什么功能电路？列出其状态表；
3.画出图中v_o1、Q₃、Q₂、Q₁、Q₀及L的波形。

试用正边沿D触发器设计一个同步时序电路，其状态转换图如图所示。
1．列出状态表；
2．写出各触发器的激励方程和输出方程；
3．说明电路功能。

分析如图所示时序逻辑电路。（设触发器的初态均为0）
1．写出各触发器的时钟方程、驱动方程、状态方程；
2．画出完整的状态图，判断电路是否具能自启动；
3．画出在CP作用下的Q₀、Q₁及Q₃的波形。

用最少的与非门设计一个组合逻辑电路，实现以下逻辑功能：

1.在下图中填写逻辑函数Y的卡诺图
2.写出逻辑表达式

发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图a所示。试在图b中填写输出逻辑函数L的卡诺图（不用化简）。

逻辑电路如图a、b、c所示。试对应图d所示输入波形，分别画出输出端L₁、L₂和L₃的波形。（设触发器的初态为0）