您可能感兴趣的试卷
你可能感兴趣的试题
A.地址寄存器
B.地址寄存器和指令寄存器
C.地址寄存器和数据缓冲寄存器
D.地址寄存器、数据缓冲寄存器和指令寄存器
A.阶码部件可实现加、减、乘、除四种运算
B.阶码部件只进行阶码相加、相减和比较操作
C.阶码部件只进行阶码相加、相减操作
D.尾数部件只进行乘法和除法运算
A.一个以上,与非门
B.一个,三态缓冲器
C.n个,三态缓冲器
D.n个以上,或非门
A.非晶硅
B.单晶硅
C.多晶硅
D.硫化镉
最新试题
如果一条指令的执行过程分解为“取指令”和“分析”两个阶段,并采用两级流水线。为了采用指令取消技术,请修改上面的程序。
仅根据使用频度,不考虑其它要求,设计出全Huffman操作码,计算其平均码长。
有一个16KB4路组相联Cache的32位微处理器,假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。
为了使存储系统的访问效率达到0.94,命中率和等效访问周期应该提高到多少?
一台机器要求浮点数的字长的精度不低于10-7.2,表数的范围正数不小于1038,且正负对称。尾数用原码、纯小数表示,阶码用移码、整数表示。设计这种浮点数的格式。
假设在3000次访存中,第一级Cache不命中110次,第二级Cache不命中55次。试问:在这种情况下,该Cache系统的局部不命中率和全局不命中率各是多少?
若传送106个文字符号,且每个文字符号后均自动跟一个空格,按最短的编码,共需传送多少个二进制位?若传送波特率为9600bPS,共需传送多少时间?
写出主存地址和Cache地址的格式,并标出各字段的长度。
设计8位字长的寄存器—寄存器型指令3条,16位字长的寄存器一存储器型变址寻址方式指令4条,变址范围不小于正、负127。请设计指令格式,并给出指令各字段的长度和操作码的编码。
考虑题目全部要求,设计优化实用的操作码形式,并计算其操作码的平均码长。