一个进程中允许描述对应于时钟信号的同步时序逻辑（）

单项选择题一个进程中允许描述对应于时钟信号的同步时序逻辑（）

A.一个
B.两个
C.三个
D.多个

您可能感兴趣的试卷

你可能感兴趣的试题

1.单项选择题关于元件例化的描述中，正确的有（）

A.元件例化根据例化语句中所定义的例化元件端口名和当前系统的连接实体端口名的接口表达方式来说，有两种方式：1）名字关联方式2）功能关联方式
B.元件例化根据例化语句中所定义的例化元件端口名和当前系统的连接实体端口名的接口表达方式来说，有两种方式：1）名字关联方式2）位置关联方式
C.在位置关联方式的例化语句中，表达式的位置可以互换
D.为了方便书写程序，元件例化名可以省略

点击查看答案

2.单项选择题在VHDL语言的程序中，注释使用以下的哪一种符号？（）

A.//
B.--
C.；
D._ _

点击查看答案

3.单项选择题在VHDL语言描述中。定义数据类型通常采用的关键词是（）

A.signal
B.variable
C.type
D.set

点击查看答案

4.单项选择题在QuartusII中，新建时序波形文件时应选择（）

A.Editor file
B.Graphic Editor file
C.Text Editor file
D.Vector waveform file

点击查看答案

5.单项选择题在VHDL中，条件信号赋值语句WHEN_ELSE属于（）语句。

A.并行和顺序
B.顺序
C.并行
D.不存在的