使用Quartus Ⅱ的图形编辑方式输入的电路原理图文件必须通过（）才能进行...

单项选择题使用Quartus Ⅱ的图形编辑方式输入的电路原理图文件必须通过（）才能进行仿真验证。

A.编辑
B.编译
C.综合
D.编程

1.单项选择题VHDL的设计实体可以被高层次的系统（），成为系统的一部分。

A.输入
B.输出
C.仿真
D.调用

2.单项选择题在VHDL的进程语句格式中，敏感信号表列出的应当是设计电路的（）信号。

A.输入
B.输入和输出
C.输出
D.时钟

3.单项选择题在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享，可以把它们汇集在（）中。

A.设计实体
B.程序库
C.结构体
D.程序包

4.单项选择题VHDL的WORK库是用户设计的现行工作库，用于存放（）。

A.用户自己设计的工程项目
B.公共程序
C.共享数据
D.图形、文件

5.单项选择题Quartus Ⅱ中编译VHDL源程序时要求（）。

A.文件名和实体可以不同名
B.文件名和实体名无关
C.文件名和实体名要相同
D.不确定

6.单项选择题下面哪一条命令是Quartus Ⅱ软件中引脚锁定的命令（）。

A．file→set project to current file
B．Assignments→Assignments Editor
C．assign→pin/location chip
D．file→create default symbol

7.单项选择题下列关于信号的说法不正确的是（）。

A.信号代表物理设计中的某一条硬件连接线
B.信号的端口模式不必定义，它的数据既可以流进，也可以流出
C.在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用
D.在进程和子程序中不但能使用信号，而且能说明信号

8.单项选择题进程中的信号赋值语句，其信号更新是（）

A、按顺序完成
B、比变量更快完成
C、在进程的最后完成
D、都不对

9.单项选择题在VHDL中，IF语句中至少应有1个条件句，条件句必须由（）表达式构成。

A.BIT
B.STD_LOGIC
C.BOOLEAN
D.任意

10.单项选择题在VHDL中，（）的数据传输不是立即发生的，目标信号的赋值是需要一定延时时间。

A.信号
B.常量
C.数据
D.变量