由两个触发器组成的时序电路，所以其工作状态应为（）种。

全加器的输入信号是（）

所谓异步时序逻辑电路，是指电路中所有的触发器，具有同一个时钟脉冲CP的作用，因此各触发器的状态也不可能处于同一时刻改变。

集成运放的反相输入端，当输入信号（ui1）由此输入时，输出信号（u0）与输入ui1同相。

下列受时钟控制的是（）

4位二进制加法计数器的，计数长度为（）

现有58个信息等待用二进制代码进行编码，需要用8位二进制代码来表示。

将任意一个无效状态代入状态方程里，它总能进入到这个循环状态，那么也就是说明，这个电路具有自起功能。

全加器的输出信号是（）

二进制计数器具有分频的作用，分频的规律表现为：5位二进制计数器实现（）分频。