9个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

异步计数器的计数脉冲加到了最低位触发器，而其它各位触发器都是，依靠相邻低位触发器输出的进位脉冲，采用逐级传递方式进行触发。

码制即编码体制，在数字电路中主要是指用二进制代码来表示非二进制数字以及字符的编码方法和规则。

放大电路静态工作点设置不妥当，会产生饱和失真或截止失真。

下列受时钟控制的是（）

从000一直到100这五个状态是循环的，而且每来一个脉冲它就加一，很显然它是一个（）加法计数器。

二进制计数器具有分频的作用，分频的规律表现为：3位二进制计数器实现（）分频。

反相比例运算电路，平衡电阻的求法：令ui=0，则uo=0，此时反相端对地总电阻值，即为所求平衡电阻值。

3位二进制加法计数器的，计数长度为（）

3个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。