集成运放的反相输入端，当输入信号（ui1）由此输入时，输出信号（u0）与输入ui1同相。

放大电路静态工作点设置不妥当，会产生饱和失真或截止失真。

本征半导体是（），导电能力弱。

清零端与脉冲信号的状态无关，所以叫做同步清零。

6进制异步清零，最后一个计数状态应该为（）

码制即编码体制，在数字电路中主要是指用二进制代码来表示非二进制数字以及字符的编码方法和规则。

反相比例运算，放大倍数为5，输入0.2v，输出为（）v。

从000一直到100这五个状态是循环的，而且每来一个脉冲它就加一，很显然它是一个（）加法计数器。

9个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

异步计数器的计数脉冲加到了最低位触发器，而其它各位触发器都是，依靠相邻低位触发器输出的进位脉冲，采用逐级传递方式进行触发。