6进制异步清零，最后一个计数状态应该为（）

平衡电阻是保证了集成运放两个输入端，静态时外接电阻相等。

从000一直到100这五个状态是循环的，而且每来一个脉冲它就加一，很显然它是一个（）加法计数器。

全加器的输出信号是（）

将任意一个无效状态代入状态方程里，它总能进入到这个循环状态，那么也就是说明，这个电路具有自起功能。

对理想运放，当运放工作在线性区时，其输出电压与两个输入端的电压差呈非线性关系。

清零端与脉冲信号的状态无关，所以叫做同步清零。

9个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

集成运放的反相输入端，当输入信号（ui1）由此输入时，输出信号（u0）与输入ui1同相。

本征半导体是（），导电能力弱。