问答题在一个采用组相联映象方式的Cache存储系统中,主存由B0~B7共8块组成,Cache有2组,每组2块,每块大小为16B。在一个程序执行过程中,访存的主存块地址流为:B6,B2,B4,B1,B4,B6,B3,B0,B4,B5,B7,B3。指出主存与Cache之间各个块的映象关系。
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
写出流水线的初始冲突向量。
题型:问答题
设计8位字长的寄存器—寄存器型指令3条,16位字长的寄存器一存储器型变址寻址方式指令4条,变址范围不小于正、负127。请设计指令格式,并给出指令各字段的长度和操作码的编码。
题型:问答题
画出流水线任务调度的状态有向图。
题型:问答题
为了使存储系统的访问效率达到0.94,命中率和等效访问周期应该提高到多少?
题型:问答题
仅根据使用频度,不考虑其它要求,设计出全Huffman操作码,计算其平均码长。
题型:问答题
如果N=100,采用指令取消技术后,在程序执行过程中,能够节省多少个指令周期?
题型:问答题
有一个16KB4路组相联Cache的32位微处理器,假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。
题型:问答题
写出主存地址和Cache地址的格式,并标出各字段的长度。
题型:问答题
若对数字0~9和空格采用二进制编码,试设计编码平均长度最短的编码。
题型:问答题
如果把一条指令的执行过程分解为“取指令”、“分析”(包括译码和取操作数等)和“执行”(包括运算和写回结果等)三个阶段,并采用三级流水线。仍然要采用指令取消技术,请修改上面的程序。
题型:问答题