对理想运放，当运放工作在线性区时，其输出电压与两个输入端的电压差呈非线性关系。

全加器的输出信号是（）

平衡电阻是保证了集成运放两个输入端，静态时外接电阻相等。

如果用预置数法实现3秒倒计时，74LS192预置数端输入应该是（）

集成运放的反相输入端，当输入信号（ui1）由此输入时，输出信号（u0）与输入ui1同相。

由两个触发器组成的时序电路，所以其工作状态应为（）种。

本征半导体是（），导电能力弱。

3个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

将任意一个无效状态代入状态方程里，它总能进入到这个循环状态，那么也就是说明，这个电路具有自起功能。

放大电路静态工作点设置不妥当，会产生饱和失真或截止失真。