单项选择题已知某完全确定同步时序逻辑电路的原始状态表，其中条件（）可以确定两个状态一定不等效。
A.输出不同
B.次态相同
C.输出相同
D.次态交错
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题
下图所示CMOS电路是一个（）。
A.CMOS与非门
B.CMOS或非门
C.CMOS传输门
D.CMOS三态门
2.单项选择题TTL与非门的（）反映了与非门的带负载能力。
A.输出高电平
B.输出低电平
C.扇入系数
D.扇出系数
3.单项选择题在数字集成电路中，（）的特点是结构简单、制造方便、集成度高、功耗低，但速度相对较慢。
A.双极型集成电路
B.单极型集成电路
C.TTL电路
D.ECL电路
4.单项选择题逻辑函数F（A，B，C）=（A+B）（B+C）（A+C）的最简与或表达式是（）。
A.AB+AC
B.AB+BC
C.AC+BC
D.AB+AC+BC
5.单项选择题进行加、减运算时，需要对运算结果最低位进行调整的编码为（）。
A.真值
B.原码
C.反码
D.补码
6.判断题移位寄存器也可以构建成计数器。
9.判断题时序逻辑中状态化简的目的在于降低成本。
10.判断题对于RS触发器而言，使用时输入不必受到约束。
最新试题
逻辑函数F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡诺图，下面画法正确的是（）。
题型：单项选择题
下图所示的PLD连接表示的输出函数表达式F等于（）。
题型：单项选择题
已知某异步时序电路的流程表如下表所示，其中x1和x2为电路输入端。分析流程表，电路中有（）条反馈回路，当（）时会发生临界竞争。
题型：单项选择题
用5G555构成的施密特触发器具有（）个稳态。
题型：单项选择题
对于一个输入为XYZ的脉冲异步时序逻辑电路，下面的输入脉冲组合中，（）是允许的。
题型：多项选择题
现场可编程门阵列FPGA的设计流程中，下列属于规划设计阶段的工作有（）。
题型：多项选择题
如下图所示的原始状态表，其中的等效对有（）。
题型：多项选择题
下图所示CMOS电路实现的逻辑是（）。
题型：单项选择题
具有3个选择控制端的数据选择器能对（）个输入数据进行选择，对应选择输入端的任何一种取值，可选中（）个输入数据输出。
题型：单项选择题
设计一个判断输入8421码表示的十进制数是否大于5的组合逻辑电路，至少需要（）个逻辑门。
题型：单项选择题