下图电路中,Y与CLK的频率之比为()
A.1:42
B.42:1
C.1:56
D.56:1
您可能感兴趣的试卷
你可能感兴趣的试题
A.0
B.1
C.(ABC)’
D.ABC
下图电路中,两片74LS160构成了()
A.八十三进制计数器
B.八十二进制计数器
C.八十六进制计数器
D.八十四进制计数器
A.13
B.12
C.8
D.5
A.B
B.A+B
C.1
D.C
A.AC+B
B.AB+C
C.BC+A
A.输出低电平
B.输入高电平
C.输出高电平
D.输入低电平
A.(100111.011)2
B.(27.6)16
C.(27.3)16
D.(100111.11)2
A.1011
B.1010
C.1110
D.0001
A.0101
B.1000
C.1010
D.1100
A.BC’D’+B’D+AB’C
B.BC’D’+AB’D+ B’CD’
C.B’+C’D’
D.BC’D’+AB’D+B’C’D+B’CD’
最新试题
组合逻辑电路设计的一般步骤包括()。
集成同步二进制计数器74LVC161的TC端口输出高电平时,说明此时计数器发生进位操作。
时序逻辑电路的结构特征有()。
可以作为开关使用的半导体器件有哪些?()
要实现3变量的逻辑函数,可以使用()加上若干基本逻辑门来实现。
补码111对应的数的真值是多少?()
BJT处在什么状态?()
编码器CD4532中,当输出为000时,还需要通过()端口是否为高电平来判断是否为正常编码输出。
左边的555芯片置位输入端2脚低电平的上限值是多少?()
标有蓝色的那个最小项的编号在(A,B,C)人为规定位权的方式下,编号为几?()