表达式C<=A+B中，A、B和C的数据类型都是STD_LOGIC_VECTO...

问答题表达式C<=A+B中，A、B和C的数据类型都是STD_LOGIC_VECTOR，是否能直接进行加法运算？说明原因和解决方法。

参考答案： 能（第一种将A、B转换成整型数相加结果再转换成逻辑位矢后送C；第二种使用USE IEEE.SDT_LOGIC...

点击查看完整答案

您可能感兴趣的试卷

你可能感兴趣的试题

1.问答题设计VHDL程序，实现两个8位二进制数相加，然后将和左移或右移4位，并分别将移位后的值存入变量AA和BB中。

参考答案：

2.问答题设计一个4位4输入最大数值检测电路。

参考答案：

3.问答题用循环语句设计一个7人投票表决器。

参考答案：

4.问答题设计一个4位乘法器，为此首先设计一个加法器，用例化语句调用这个加法器，用移位相加的方式完成乘法。并以此项设计为基础，使用GENERIC参数传递的功能，设计一个16位乘法器。

参考答案：4位移位相加型乘法器设计（例化调用加法器）

16位乘法器（通过底层3-13_MULTSB和顶层GE...

点击查看完整答案

5.问答题设计一个2位BCD码减法器。注意可以利用BCD码加法器来实现。因为减去一个二进制数，等于加上这个数的补码。只是需要注意，作为十进制的BCD码的补码获取方式与普通二进制数稍有不同。我们知道二进制数的补码是这个数的取反加1。假设有一个4位二进制数是0011，其取补实际上是用1111减去0011，再加上1。相类似，以4位二进制表达的BCD码的取补则是用9（1001）减去这个数再加上1。

参考答案：

6.问答题利用8个全加器，可以构成一个8位加法器。利用循环语句来实现这项设计。并以此项设计为例，使用GENERIC参数传递的功能，设计一个32位加法器。

参考答案：

7.问答题利用if语句设计一个3位二进制数A[2..0]、B[2..0]的比较器电路。对于比较（AB）、（A=B）的结果分别给出输出信号LT=1、GT=1、EQ=1。

参考答案：

8.问答题设计一个格雷码至二进制数的转换器。

参考答案：

9.问答题设计一个求补码的程序，输入数据是一个有符号的8位二进制数。

参考答案：

10.问答题利用if语句设计一个全加器。

参考答案：