EDA技术中，HDL系统设计描述层级可以分为（）。

多项选择题EDA技术中，HDL系统设计描述层级可以分为（）。

A.系统级（ESL）
B.行为级
C.RTL级（寄存器传输级）
D.门级
E.管子级（MOS级别）

1.多项选择题IP核可分为哪几类？（）

A.软核
B.固核
C.硬核
D.真核

2.多项选择题FPGA上有哪些功能是基于JTAG接口技术的？（）

A.软硬件测试
B.配置（编程下载）
C.在线逻辑分析
D.在线存储器读写
E.在系统源与探针

3.多项选择题阻塞式赋值语句的执行流程包括以下哪些？（）

A.阻塞本过程中其他语句的执行，计算出等式右边表达式的值
B.向目标变量进行赋值
C.完成赋值，实现目标变量的更新，允许对本过程其他语句的执行
D.执行过程中，其他语句仍旧并行同步执行

4.多项选择题状态机剩余状态的处理差异会不同程度的耗用逻辑资源，那么为了设计安全、稳定性好的状态机，设计过程中需要考虑哪些因素？（）

A.选用状态机的结构类型
B.状态机编码方式选择
C.状态机容错技术及系统的工作速度
D.资源利用率

5.多项选择题以下属于文件操作的系统任务有（）。

A.$fopen
B.$fstrobe
C.$fdisplay
D.$fmonitor

6.多项选择题以下属于ModelSim中Verilog仿真波形显示数据格式的是（）。

A.Binary
B.Octal
C.Decimal
D.Unsigned
E.Hexadecimal

7.多项选择题启动TestBench仿真后，在全程编译中，以下哪些被执行？（）

A.针对工程设计文件进行编译和综合
B.检查TestBench程序的错误
C.生成用于完成时序仿真的网表文件
D.弹出仿真波形

8.多项选择题以下属于Verilog仿真流程的是（）。

A.程序输入
B.程序编译
C.仿真库管理
D.仿真
E.波形或数据的结果显示

9.多项选择题由于状态机的剩余状态的处理会不同程度的耗用逻辑资源，要求状态机设计过程中需要考虑：（）。

A.选用状态机的结构类型
B.状态机编码方式选择
C.状态机容错技术几系统的工作速度
D.资源利用率

10.单项选择题以下是QuartusII提供的调试工具的是（）。

A.Signal Probe
B.Signal Tap II
C.In-System Memory Content Editor
D.In-System Sources and Probes