二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

判断题二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

1.判断题编码与译码是互逆的过程。

2.单项选择题属于组合逻辑电路的部件是（）

A.编码器
B.寄存器
C.触发器
D.计数器

3.单项选择题TTL 集成电路 74LS138 是3/8线译码器，译码器为输出低电平有效，若输入为 A2A1A0 =101 时，输出：Y7Y6Y5Y4Y3Y2Y1Y0为（）

A.00100000
B.11011111
C.11110111
D.00000100

4.单项选择题半加器和的输出端与输入端的逻辑关系是（）

A. 与非
B.或非
C. 与或非
D.异或

5.单项选择题已知74LS138译码器的输入三个使能端（E1=1，E2A =E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是（）

A. 11111101
B. 10111111
C. 11110111
D. 11111111

6.单项选择题8线—3线优先编码器的输入为I₀—I₇ ，当优先级别最高的I₇有效时，其输出Y₂Y₁Y₀的值是（）

A.111
B.010
C.000
D.101

7.单项选择题在8线－3线优先编码器74HC148中，扩展端EXY 的低电平输出信号表示（）

A. “电路工作，但无编码输入”
B. “电路工作，而且有编码输入”

8.单项选择题一个4选1数据选择器的地址端有（）个。

A. 8
B. 1
C. 3
D. 2

9.单项选择题两个1位二进制数A和B相比较，可以用（）作为A= B的输出信号Y_（A=B）。

A. ABˊ
B. AˊB
C. A㈩B
D.（A㈩B）

10.单项选择题两个1位二进制数A和B相比较，可以用（）作为A < B的输出信号Y_（A。

A. ABˊ
B. AˊB
C. A㈩B
D.（A㈩B）