菊花链优先级排队电路是一种优先级管理的简单硬件方案。

CPU执行存储器读写指令都有固定的时序，存储器的速度与CPU不匹配，也可保证CPU读写存储器的准确性。

全译码的优点是每个芯片的地址范围是唯一确定，而且各片之间是连续的，译码电路比较简单。

已知（DS）=2000H，数据段容量为64KB，则数据段首地址和末地址物理地址分别为20000H，2FFFFH 。

中断系统的目的包括下列的（）。

下列移位指令，（）是逻辑右移指令。

对于嵌入式或用户自己做的应用系统，可根据实际需要来设计存储器的容量。

中断请求信号有边沿请求和电平请求两种。

在8086系统中，一条指令最少以（）个字节的代码形式存在于存储器的码段中。

已知BX的内容为无符号数1234H，执行程序SHL BX,1后，BX的内容为2468H。