如何使这个电路置位处在1状态、存储1?()
A.在R端加有效的高电平,同时S端处于无效的低电平
B.在S端加有效的低电平,同时R端处于无效的高电平
C.在S端加有效的高电平,同时R端处于无效的低电平
D.在R端加有效的低电平,同时S端处于无效的高电平
您可能感兴趣的试卷
你可能感兴趣的试题
如果时钟信号CP的频率足够高,数码管将显示什么值?从左到右读数。()
A.90
B.09
C.81
D.18
如果时钟信号CP的频率足够高,数码管将显示什么值?从左到右读数。()
A.016A
B.A610
C.4321
D.1234
这是哪种描述方式?()
A.特性方程
B.特性表
C.状态图
这是哪种描述方式?()
A.特性表
B.驱动表
C.状态图
D.特性方程
A.现态
B.初始状态(初态)
C.状态
A.在间接输入引脚J、K、或者D加相应的输入
B.在直接复位输入引脚加有效电平
C.在直接置位输入引脚加有效电平
D.使用JK输入端去完成
A.特性方程
B.驱动表
C.特性表
D.状态图
这个数码管的动态显示电路中涉及到哪些组合逻辑模块?()
A.计数器
B.二进制译码器
C.编码器
D.非二进制译码器
这个数码管的动态显示电路中,使用的数码管显示译码器是下面描述的哪种?()
A.74X47芯片,与共阳数码管配套使用
B.74X48芯片,与共阴数码管配套使用
C.74X47芯片,与共阴数码管配套使用
D.74X48芯片,与共阳数码管配套使用
这个数码管的动态显示电路中,使用的二进制译码器是下面描述的哪种?()
A.1线-2线二进制译码器,输出高电平有效
B.1线-2线二进制译码器,输出低电平有效
C.2线-4线二进制译码器,输出高电平有效
D.2线-4线二进制译码器,输出低电平有效
最新试题
某JK触发器的现态为1,次态为0,说明其激励可能是()。
两个状态互为等价状态,则它们一定()。
关于“一对一”编码方案的说法中,错误的是()。
传输门控D锁存器和逻辑门控D锁存器是两种逻辑功能不同的锁存器。
BJT处在什么状态?()
补码111对应的数的真值是多少?()
标有蓝色的那个最小项的编号在(A,B,C)人为规定位权的方式下,编号为几?()
组合逻辑电路设计的一般步骤包括()。
触发器对边沿敏感,因此抗干扰能力比锁存器更强。
D点有几条支路?()