单项选择题
在code模块中参数定义如下,请问top模块中d1模块delay1、delay2的值是()
A.(1,1)
B.(5,5)
C.(5,1)
D.(1,5)
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题reg[7:0] mema[255:0]正确的赋值是()
A.mema[5]=3’d0
B.8’d0
C.1’b1
D.mema[5][3:0]=4’d1
2.单项选择题现网中的值被解释为无符号数。在连续赋值语句中,assign addr[3:0]=-3;addr被赋予的值是()
A.4’b1101
B.4’b0011
C.4’bxx11
D.4’bzz11
3.单项选择题如果线网类型变量说明后未赋值,起缺省值是()
A.x
B.1
C.0
D.z
4.单项选择题下列标示符哪些是合法的()
A.$time
B._date
C.8sum
D.mux#
最新试题
简要描述Verilog HDL的基本结构,并解释每个结构的作用。
题型:问答题
请论述译码器(Decoder)的工作原理及应用
题型:问答题
Quartus Ⅱ是一款用于什么类型的设计软件?()
题型:单项选择题
请简要论述时序逻辑电路的工作原理及其在数字系统中的应用。
题型:问答题
请论述编码器(Encoder)的工作原理及应用。
题型:问答题
若阶梯波电路输出正阶梯,如何改进设计?
题型:问答题
调节电路中哪些元器件的值可以改变阶梯波的输出电压范围?
题型:问答题
VHDL中的过程(Process)是用于描述数字电路的行为和逻辑的部分,类似于编程语言中的过程或函数。
题型:判断题
在Cadence/OrCAD PSpice中,用于表示电阻器的元件是()。
题型:单项选择题
Verilog HDL可以用于描述以下哪些元素?()
题型:单项选择题